RU2738772C1 - Method of making semiconductor structures - Google Patents

Method of making semiconductor structures Download PDF

Info

Publication number
RU2738772C1
RU2738772C1 RU2020108253A RU2020108253A RU2738772C1 RU 2738772 C1 RU2738772 C1 RU 2738772C1 RU 2020108253 A RU2020108253 A RU 2020108253A RU 2020108253 A RU2020108253 A RU 2020108253A RU 2738772 C1 RU2738772 C1 RU 2738772C1
Authority
RU
Russia
Prior art keywords
thickness
structures
semiconductor structures
layer
semiconductor
Prior art date
Application number
RU2020108253A
Other languages
Russian (ru)
Inventor
Асламбек Идрисович Хасанов
Арслан Гасанович Мустафаев
Гасан Абакарович Мустафаев
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority to RU2020108253A priority Critical patent/RU2738772C1/en
Application granted granted Critical
Publication of RU2738772C1 publication Critical patent/RU2738772C1/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/26—Bombardment with radiation
    • H01L21/263—Bombardment with radiation with high-energy radiation

Abstract

FIELD: electricity.SUBSTANCE: invention relates to production of semiconductor devices. Method is implemented as follows: on p-Si (10 Ohm*cm) plates with orientation (100), n-type silicon layer with thickness of 80 nm is applied and successively forming 2-layer structure (SiO2+Si3N4), SiO2with thickness of 38 nm, silicon nitride Si3N4with thickness of 24 nm, according to standard technology. Formed structure is subjected to electron bombardment energy of 25 keV, dose of (1.6–3.2)*105C/cm2followed by annealing of high-frequency heating (13.56 MHz) power of 500 watts at an RF generator for 7.5 min, pressure 10-2mm Hg.EFFECT: invention provides reduction of leakage currents in semiconductor structures, and also ensures manufacturability, improved parameters of structures, high quality and high percentage yield.1 cl, 1 tbl

Description

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полупроводниковых структур.The invention relates to the field of technology for the production of semiconductor devices, in particular to the technology of manufacturing semiconductor structures.

Известен способ изготовления полупроводниковых пластин [Пат. 5385115 США, МКИ С30В 1/02], вырезанных из слитка, выращенного по методу Чохральского управлением количеством преципитатов кислорода путем внутреннего геттерирования, за счет изменения режима термообработки для регулирования количества термодоноров в исходном кристалле, обеспечивающий создание преципитатов. В таких полупроводниковых структурах ухудшаются электрофизические параметры за счет увеличения дефектности.A known method of manufacturing semiconductor wafers [US Pat. 5385115 USA, MKI S30B 1/02] cut from an ingot grown by the Czochralski method by controlling the amount of oxygen precipitates by internal gettering, by changing the heat treatment mode to control the amount of thermal donors in the original crystal, ensuring the formation of precipitates. In such semiconductor structures, the electrophysical parameters deteriorate due to an increase in defectiveness.

Известен способ изготовления [Пат. 5312771 США, МКИ H01L 21/326] слоя полупроводникового материала, обеспечивающий однородный нагрев на большой площади. На подложку из кварца наносят слои кремния толщиной 0,1 мкм. Для увеличения эффективности лампового нагрева на слой кремния осаждают изолирующий слой (оксид, оксинитрид или нитрид кремния либо оксид тантала), поглощающий слой (например, поликристаллический кремний или α-Si, поликристалл сплавов Ge с Si-ем) и защитный слой, который пропускает свет и выдерживает высокие температуры (SiO2, Si3N4 или 2-слойная структура из этих материалов). Нагрев при температурах 1200-1400°С с одновременным облучением мощностью 10-150 Вт/см2 приводит к образованию слоя кремния с высоким кристаллическим совершенством, который далее может использоваться, например, для изготовления полевых транзисторов.A known manufacturing method [US Pat. 5312771 USA, MKI H01L 21/326] layer of semiconductor material, providing uniform heating over a large area. Silicon layers with a thickness of 0.1 μm are deposited on a quartz substrate. To increase the efficiency of lamp heating, an insulating layer (oxide, oxynitride, or silicon nitride, or tantalum oxide), an absorbing layer (for example, polycrystalline silicon or α-Si, polycrystalline Ge-Si alloys) and a protective layer that transmits light are deposited on the silicon layer. and withstands high temperatures (SiO 2 , Si 3 N 4 or a 2-layer structure of these materials). Heating at temperatures of 1200-1400 ° C with simultaneous irradiation with a power of 10-150 W / cm 2 leads to the formation of a silicon layer with a high crystal perfection, which can then be used, for example, for the manufacture of field-effect transistors.

Недостатками способа являются:The disadvantages of this method are:

- высокие значения токов утечек;- high values of leakage currents;

- низкая технологическая воспроизводимость;- low technological reproducibility;

- высокая дефектность.- high defectiveness.

Задача, решаемая изобретением: снижение токов утечек в полупроводниковых структурах, обеспечение технологичности, улучшение параметров структур, повышение качества и увеличение процента выхода годных.The problem solved by the invention: reducing leakage currents in semiconductor structures, ensuring manufacturability, improving the parameters of structures, improving quality and increasing the percentage of yield.

Задача решается тем, что полупроводниковую структуру подвергают бомбардировке электронами энергией 25 кэВ, дозой (1,6-3,2)*10-5 Кл/см2 с последующей термообработкой путем высокочастотного нагрева (13,56 МГц) при мощности ВЧ-генератора 500 Вт в течение 7,5 мин, давлении 10-2 мм рт.ст.The problem is solved by the fact that the semiconductor structure is bombarded with electrons with an energy of 25 keV, a dose of (1.6-3.2) * 10 -5 C / cm 2 , followed by heat treatment by high-frequency heating (13.56 MHz) with an RF generator power of 500 W for 7.5 minutes, pressure 10 -2 mm Hg.

Технология способа состоит в следующем: на пластинах р-Si (10 Ом*см) с ориентацией (100), наносят слой кремния n-типа проводимости толщиной 80 нм и последовательно формируют 2-слойную структуру (SiO2+Si3N4), SiO2 толщиной 38 нм, нитрид кремния Si3N4 толщиной 24 нм, по стандартной технологии. Сформированную структуру подвергают бомбардировке электронами энергией 25 кэВ, дозой (1,6-3,2)*10-5 Кл/см2 с последующим отжигом путем высокочастотного нагрева (13,56 МГц) при мощности ВЧ-генератора 500 Вт в течение 7,5 мин, давлении 10-2 мм рт.ст.The technology of the method is as follows: on p-Si wafers (10 Ohm * cm) with orientation (100), a layer of n-type silicon with a thickness of 80 nm is applied and a 2-layer structure (SiO 2 + Si 3 N 4 ) is sequentially formed, SiO 2 38 nm thick, silicon nitride Si 3 N 4 24 nm thick, using standard technology. The formed structure is bombarded with electrons with an energy of 25 keV, a dose of (1.6-3.2) * 10 -5 C / cm 2 , followed by annealing by high-frequency heating (13.56 MHz) at an RF generator power of 500 W for 7, 5 min, pressure 10 -2 mm Hg.

По предлагаемому способу были изготовлены и исследованы полупроводниковые структуры. Результаты представлены в таблице.According to the proposed method, semiconductor structures were manufactured and investigated. The results are presented in the table.

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

Экспериментальные исследования показали, что выход годных полупроводниковых структур на партии пластин, сформированных в оптимальном режиме, увеличился на 20,3%.Experimental studies have shown that the yield of suitable semiconductor structures for a batch of wafers formed in the optimal mode increased by 20.3%.

Технический результат: снижение токов утечек в полупроводниковых структурах, обеспечение технологичности, улучшение параметров структур, повышение качества и увеличение процента выхода годных.EFFECT: lowering leakage currents in semiconductor structures, ensuring manufacturability, improving the parameters of structures, improving quality and increasing the percentage of yield.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.The stability of the parameters over the entire operating temperature range was normal and met the requirements.

Предложенный способ изготовления полупроводниковой структуры бомбардировкой электронами энергией 25 кэВ, дозой (1,6-3,2)*10-5 Кл/см2 с последующей термообработкой путем высокочастотного нагрева (13,56 МГц) при мощности ВЧ-генератора 500 Вт в течение 7,5 мин, давлении 10-2 мм рт.ст., позволяет повысить процент выхода годных структур и улучшить их надежность.The proposed method of manufacturing a semiconductor structure by bombardment with electrons with an energy of 25 keV, a dose of (1.6-3.2) * 10 -5 C / cm 2 , followed by heat treatment by high-frequency heating (13.56 MHz) at an RF generator power of 500 W for 7.5 min, pressure 10 -2 mm Hg, allows to increase the yield of suitable structures and improve their reliability.

Claims (1)

Способ изготовления полупроводниковой структуры, включающий нанесение на пластины р-Si с ориентацией (100) слоя кремния n-типа проводимости и формирование 2-слойного окисла SiO2 и Si3N4, отличающийся тем, что после формирования структуру подвергают бомбардировке электронами энергией 25 кэВ, дозой (1,6-3,2)*10-5 Кл/см2 с последующей термообработкой путем высокочастотного 13,56 МГц нагрева при мощности ВЧ-генератора 500 Вт в течение 7,5 мин и давлении 10-2 мм рт.ст.A method of manufacturing a semiconductor structure, including the deposition of an n-type silicon layer on p-Si wafers with an orientation (100) and the formation of a 2-layer oxide SiO 2 and Si 3 N 4 , characterized in that after formation, the structure is bombarded with electrons with an energy of 25 keV , with a dose of (1.6-3.2) * 10 -5 C / cm 2 , followed by heat treatment by high-frequency 13.56 MHz heating at an RF generator power of 500 W for 7.5 minutes and a pressure of 10 -2 mm Hg. Art.
RU2020108253A 2020-02-25 2020-02-25 Method of making semiconductor structures RU2738772C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2020108253A RU2738772C1 (en) 2020-02-25 2020-02-25 Method of making semiconductor structures

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2020108253A RU2738772C1 (en) 2020-02-25 2020-02-25 Method of making semiconductor structures

Publications (1)

Publication Number Publication Date
RU2738772C1 true RU2738772C1 (en) 2020-12-16

Family

ID=73835006

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2020108253A RU2738772C1 (en) 2020-02-25 2020-02-25 Method of making semiconductor structures

Country Status (1)

Country Link
RU (1) RU2738772C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312771A (en) * 1990-03-24 1994-05-17 Canon Kabushiki Kaisha Optical annealing method for semiconductor layer and method for producing semiconductor device employing the same semiconductor layer
RU2256980C1 (en) * 2004-02-11 2005-07-20 Кабардино-Балкарский государственный университет Semiconductor device manufacturing process
RU2402101C1 (en) * 2009-05-27 2010-10-20 Государственное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Method of making semiconductor structure
RU2621372C2 (en) * 2015-09-18 2017-06-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Method of semiconductor device manufacturing

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5312771A (en) * 1990-03-24 1994-05-17 Canon Kabushiki Kaisha Optical annealing method for semiconductor layer and method for producing semiconductor device employing the same semiconductor layer
RU2256980C1 (en) * 2004-02-11 2005-07-20 Кабардино-Балкарский государственный университет Semiconductor device manufacturing process
RU2402101C1 (en) * 2009-05-27 2010-10-20 Государственное образовательное учреждение высшего профессионального образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова Method of making semiconductor structure
RU2621372C2 (en) * 2015-09-18 2017-06-02 Федеральное государственное бюджетное образовательное учреждение высшего образования "Кабардино-Балкарский государственный университет им. Х.М. Бербекова" (КБГУ) Method of semiconductor device manufacturing

Similar Documents

Publication Publication Date Title
JPH04133313A (en) Manufacture of semiconductor
RU2738772C1 (en) Method of making semiconductor structures
TW200939357A (en) Manufacturing method of thin film transistor and thin film transistor
JPH02148831A (en) Laser annealing method
RU2522930C2 (en) Method of thin film transistor manufacturing
RU2688851C1 (en) Semiconductor device manufacturing method
TWI305055B (en) Semiconductor device and method of manufacturing the same
JPS62104021A (en) Formation of silicon semiconductor layer
RU2621372C2 (en) Method of semiconductor device manufacturing
RU2654819C1 (en) Method of manufacture of semiconductor structures
JP3332467B2 (en) Method for manufacturing polycrystalline semiconductor
RU2567117C1 (en) Semiconductor structures annealing method
RU2813176C1 (en) Method for manufacturing of semiconductor device
RU2726904C1 (en) Semiconductor device manufacturing method
RU2804604C1 (en) Method for manufacturing of semiconductor device
RU2752125C1 (en) Method for manufacturing semiconductor device
RU2733924C1 (en) Super-fine junctions manufacturing method
RU2733941C2 (en) Semiconductor structure manufacturing method
RU2723981C1 (en) Semiconductor device manufacturing method
JPH02140916A (en) Crystal growth of semiconductor thin film
JP4138719B2 (en) Method for manufacturing insulated gate field effect transistor
JP4031021B2 (en) Method for manufacturing thin film transistor
JP3614333B2 (en) Insulated gate type field effect transistor fabrication method
JPH03120871A (en) Manufacture of thin film semiconductor device
JP3241705B2 (en) Method for manufacturing thin film transistor