RU2725333C1 - Тестовый блок кольцевых генераторов на комплементарных метал-окисел-полупроводник транзисторах - Google Patents
Тестовый блок кольцевых генераторов на комплементарных метал-окисел-полупроводник транзисторах Download PDFInfo
- Publication number
- RU2725333C1 RU2725333C1 RU2019129859A RU2019129859A RU2725333C1 RU 2725333 C1 RU2725333 C1 RU 2725333C1 RU 2019129859 A RU2019129859 A RU 2019129859A RU 2019129859 A RU2019129859 A RU 2019129859A RU 2725333 C1 RU2725333 C1 RU 2725333C1
- Authority
- RU
- Russia
- Prior art keywords
- ring
- input
- ring generators
- generators
- logic elements
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
Landscapes
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Tests Of Electronic Circuits (AREA)
Abstract
Изобретение относится к области микроэлектроники. Техническим результатом изобретения является создание тестового блока кольцевых генераторов на комплементарных металл-окисел-полупроводник транзисторах с повышенной универсальностью вследствие возможности тестирования радиационной стойкости логических элементов при воздействии отдельных ядерных частиц. Технический результат достигается за счет наличия двух кольцевых генераторов, содержащих тестируемые логические элементы, а также наличия двухвходового элемента «И» и элемента «исключающее ИЛИ» (схема сравнения), входы которых соединены с выходами кольцевых генераторов. 1 з.п. ф-лы, 2 ил.
Description
Изобретение относится к области микроэлектроники, а именно к тестовым блокам кольцевых генераторов на комплементарных метал-окисел-полупроводник транзисторах для тестирования радиационной стойкости логических элементов при воздействии отдельных ядерных частиц, и может быть использовано при проектировании радиационно-стойких СБИС СнК (сверхбольших интегральных схем типа «система на кристалле») по нанометровым технологиям объемного кремния, предназначенных, в частности, для авионики, аэрокосмических и других применений.
Известны [патент США US 8451028 B2, патент США US 2009/0204933 A1, патент США US 2018/0246161 A1] тестовые структуры для тестирования дефектности КМОП транзисторов и тестирования параметров радиационной стойкости цифровых элементов.
Недостатками этих тестовых структур является их недостаточная универсальность вследствие отсутствия возможности проводения с помощью них всего комплекса радиационных тестирований при воздействии как стационарного ионизирующего излучения, так и ОЯЧ (отдельных ядерных частиц), а также проводения характеризации временных параметров цифровых элементов.
Наиболее близким к заявленному изобретению является кольцевой генератор на комплементарных метал-окисел-полупроводник транзисторах, описанный в статье [Jiang J., Shu W., Chong K-S., Lin T., Lwin N. K. Z., Chang J.S., Liu J, “Total Ionizing Dose (TID) Effects on Finger Transistors in a 65nm CMOS Process”, Nanyang Technological University, Singapore, 978-1-4799-5341-7/16/$31.00 ©2016 IEEE, pp. 5—8, Fig. 6], который представляет собой (Фиг. 1) кольцевой генератор управляемый внешним сигналом разрешения, состоящий из четного числа последовательно соединенных идентичных логических элементов и инвертирующего устройства управления на вход которого подается сигнал с выхода последнего логического элемента для тестирования дозовой радиационной стойкости логических элементов. Данный генератор выбран в качестве прототипа заявленного изобретения.
Недостатком генератора прототипа является его недостаточная универсальность вследствие наличия в нем возможности тестирования только дозовой радиационной стойкости, при этом отсутствия возможности тестирования сбоев при воздействии отдельных ядерных частиц.
Техническим результатом изобретения является создание тестового блока кольцевых генераторов на комплементарных метал-окисел-полупроводник транзисторах с повышенной универсальностью, вследствие возможности тестирования радиационной стойкости логических элементов при воздействии отдельных ядерных частиц, за счет наличия двух кольцевых генераторов, содержащих тестируемые логические элементы, а также наличия двухвходового элемента «И» и элемента «исключающее ИЛИ» (схема сравнения), входы которых соединены с выходами кольцевых генраторов.
Поставленный технический результат достигнут путем создания тестового блока кольцевых генераторов на комплементарных метал-окисел-полупроводник транзисторах, содержащего первый кольцевой генератор, который состоит из четного числа последовательно соединенных идентичных тестируемых логических элементов и инвертирующего устройства управления, вход которого соединен с выходом последнего тестируемого логического элемента, о т л и ч а ю щ е г о с я тем, что дополнительно содержит второй идентичный кольцевой генератор, причем кольцевые генераторы имеют общий вход, выполненный с возможностью приема сигнала разрешения управления синхронным запуском обоих кольцевых генераторов, а выходы кольцевых генераторов подключены к входу двухвходового логического элемента «И» и к входу логического элемента «исключающее ИЛИ», при этом выходы логического элемента «И» и логического элемента «исключающее ИЛИ» являются выходами тестового блока, выполненными с возможностью передачи информации о наличии в генераторах сбоев, возникающих при воздействии на них отдельных ядерных частиц.
В предпочтительном варианте осуществления тестового блока тестируемые логические элементы кольцевых генераторов выбраны из набора элементов, содержащего инверторы с различной нагрузочной способностью и логические элементы, у которых только один вход выполнен с возможностью переключения, а остальные входы в зависимости от их функции подключены к шинам нулевого потенциала или питания.
Для лучшего понимания заявленного изобретения далее приводится его подробное описание с соответствующими графическими материалами.
Фиг. 1. Схема кольцевого генратора, выполненная согласно прототипу и заявленному изобретению.
Фиг. 2. Схема тестового блока кольцевых генераторов на комплементарных метал-окисел-полупроводник транзисторах, выполненная согласно заявленному изобретению.
Рассмотрим более подробно функционирование заявленного тестового блока кольцевых генераторов на комплементарных метал-окисел-полупроводник транзисторах (Фиг. 1, 2).
Заявленный тестовый блок кольцевых генераторов для тестирования сбоеустойчивости логических элементов (ЛЭ) в цепи при воздействии отдельных ядерных частиц (ОЯЧ) состоит из двух схемотехнически и конструктивно-топологически идентичных и синхронно работающих кольцевых генераторов (Фиг. 2), содержащих инвертирующее устройство управления (УУ) для одновременного их запуска (замыкания обратной связи) в режиме генерации, либо установки в состояние лог. «0» или лог. «1» на входах G1 и G2 (Фиг. 1). Число каскадов в логической цепи логических элементов n (n > 2), входящих в состав кольцевых генераторов, всегда четное независимо от типа элемента. Минимальное число каскадов логических элементов в каждом из двух кольцевых генераторов с инвертирующей схемой управления равно пяти, а максимальное число не ограничено. Выходы кольцевых генераторов соединены со входами двух логических элементов: двухвходового элемента «И» и элемента «исключающее ИЛИ» (схема сравнения). При синхронной работе кольцевых генераторов на выходе (SET) элемента «исключающее ИЛИ» (схемы сравнения) постоянно присутствует лог. «1», а на выходе (GEN) элемента «И» - периодический сигнал с постоянной скважностью. При сбоях в одном или обоих кольцевых генераторах, возникающих при воздействии на них ОЯЧ, на выходе элемента «исключающее ИЛИ» (схемы сравнения) появляются беспорядочные импульсы, либо постоянный сигнал лог. «0», а на выходе элемента «И» появляется сигнал с непостоянной плавающей скажностью.
В качестве тестируемых логических элементов кольцевых генераторов могут применяться идентичные инверторы с различной нагрузочной способностью или любые логические элементы, у которых для переключения используют только один вход, а остальные входы в зависимости от их функции подключают к шинам нулевого потенциала или питания.
Заявленное изобретение позволяет осуществлять аттестацию библиотек цифровых элементов по результатам их тестирования на тестовых кристаллах в составе заявленного тестового блока кольцевых генераторов для создания радиационно-стойких высокопроизводительных сверхбольших интегральных схем (СБИС) типа «система-на-кристалле» (СнК) по нанометровым КМОП технологиям объемного кремния с повышенной устойчивостью к одиночным сбоям при воздействии отдельных ядерных частиц (ОЯЧ).
Хотя описанный выше вариант выполнения изобретения был изложен с целью иллюстрации заявленного изобретения, специалистам ясно, что возможны разные модификации, добавления и замены, не выходящие из объема и смысла заявленного изобретения, раскрытого в прилагаемой формуле изобретения.
Claims (2)
1. Тестовый блок кольцевых генераторов на комплементарных металл-окисел-полупроводник транзисторах, содержащий первый кольцевой генератор, который состоит из четного числа последовательно соединенных идентичных тестируемых логических элементов и инвертирующего устройства управления, вход которого соединен с выходом последнего тестируемого логического элемента, отличающийся тем, что дополнительно содержит второй идентичный кольцевой генератор, причем кольцевые генераторы имеют общий вход, выполненный с возможностью приема сигнала разрешения управления синхронным запуском обоих кольцевых генераторов, а выходы кольцевых генераторов подключены к входу двухвходового логического элемента «И» и к входу логического элемента «исключающее ИЛИ», при этом выходы логического элемента «И» и логического элемента «исключающее ИЛИ» являются выходами тестового блока, выполненными с возможностью передачи информации о наличии в генераторах сбоев, возникающих при воздействии на них отдельных ядерных частиц.
2. Тестовый блок по п. 1, отличающийся тем, что тестируемые логические элементы кольцевых генераторов выбраны из набора элементов, содержащего инверторы с различной нагрузочной способностью и логические элементы, у которых только один вход выполнен с возможностью переключения, а остальные входы в зависимости от их функции подключены к шинам нулевого потенциала или питания.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019129859A RU2725333C1 (ru) | 2019-09-23 | 2019-09-23 | Тестовый блок кольцевых генераторов на комплементарных метал-окисел-полупроводник транзисторах |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2019129859A RU2725333C1 (ru) | 2019-09-23 | 2019-09-23 | Тестовый блок кольцевых генераторов на комплементарных метал-окисел-полупроводник транзисторах |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2725333C1 true RU2725333C1 (ru) | 2020-07-02 |
Family
ID=71510236
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2019129859A RU2725333C1 (ru) | 2019-09-23 | 2019-09-23 | Тестовый блок кольцевых генераторов на комплементарных метал-окисел-полупроводник транзисторах |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2725333C1 (ru) |
Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU94030318A (ru) * | 1994-08-17 | 1996-08-10 | Российский научно-исследовательский институт космического приборостроения | Устройство для контроля работоспособности цифровых интегральных схем |
| RU2323447C1 (ru) * | 2003-12-30 | 2008-04-27 | Квэлкомм Инкорпорейтед | Демодулятор интегральной схемы cdma с встроенной генерацией тестовых комбинаций |
| US20090204933A1 (en) * | 2008-01-28 | 2009-08-13 | Actel Corporation | Single event transient mitigation and measurement in integrated circuits |
| US20120242373A1 (en) * | 2011-03-22 | 2012-09-27 | University Of Saskatchewan | Methods and devices for detecting single-event transients |
| RU2578053C1 (ru) * | 2014-09-22 | 2016-03-20 | Федеральное государственное унитарное предприятие федеральный научно-производственный центр "Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова" | Способ оценки стойкости цифровой электронной аппаратуры к воздействию ионизирующих излучений (варианты) |
| US20180024616A1 (en) * | 2016-07-22 | 2018-01-25 | Fujitsu Limited | Information processing device, control method, and storage medium |
| RU2657327C1 (ru) * | 2016-12-26 | 2018-06-13 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Способ оценки стойкости элементов цифровой электроники к эффектам сбоев от воздействия единичных частиц |
| RU2686517C1 (ru) * | 2018-06-18 | 2019-04-29 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Способ проведения испытаний на стойкость сложнофункциональных микросхем к статическому дестабилизирующему воздействию |
-
2019
- 2019-09-23 RU RU2019129859A patent/RU2725333C1/ru active
Patent Citations (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU94030318A (ru) * | 1994-08-17 | 1996-08-10 | Российский научно-исследовательский институт космического приборостроения | Устройство для контроля работоспособности цифровых интегральных схем |
| RU2323447C1 (ru) * | 2003-12-30 | 2008-04-27 | Квэлкомм Инкорпорейтед | Демодулятор интегральной схемы cdma с встроенной генерацией тестовых комбинаций |
| US20090204933A1 (en) * | 2008-01-28 | 2009-08-13 | Actel Corporation | Single event transient mitigation and measurement in integrated circuits |
| US20120242373A1 (en) * | 2011-03-22 | 2012-09-27 | University Of Saskatchewan | Methods and devices for detecting single-event transients |
| RU2578053C1 (ru) * | 2014-09-22 | 2016-03-20 | Федеральное государственное унитарное предприятие федеральный научно-производственный центр "Научно-исследовательский институт измерительных систем им. Ю.Е. Седакова" | Способ оценки стойкости цифровой электронной аппаратуры к воздействию ионизирующих излучений (варианты) |
| US20180024616A1 (en) * | 2016-07-22 | 2018-01-25 | Fujitsu Limited | Information processing device, control method, and storage medium |
| RU2657327C1 (ru) * | 2016-12-26 | 2018-06-13 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Способ оценки стойкости элементов цифровой электроники к эффектам сбоев от воздействия единичных частиц |
| RU2686517C1 (ru) * | 2018-06-18 | 2019-04-29 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Способ проведения испытаний на стойкость сложнофункциональных микросхем к статическому дестабилизирующему воздействию |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US9606771B2 (en) | True random number generator with repeatedly activated oscillator | |
| US8479068B2 (en) | Decoded register outputs enabling test clock to selected asynchronous domains | |
| KR101821490B1 (ko) | 온-칩 오실로스코프 | |
| TWI231372B (en) | Circuit comprising a plurality of scan chains and method for testing thereof | |
| US20120233232A1 (en) | Variable Architecture for Random Number Generators | |
| Abu-Issa | Energy-efficient scheme for multiple scan-chains BIST using weight-based segmentation | |
| RU2725333C1 (ru) | Тестовый блок кольцевых генераторов на комплементарных метал-окисел-полупроводник транзисторах | |
| RU194704U1 (ru) | Тестовый блок кольцевых генераторов на комплементарных металл-окисел-полупроводник транзисторах | |
| KR20050099714A (ko) | 고집적 저전력 글리치리스 클럭 선택회로 및 이를구비하는 디지털 프로세싱 시스템 | |
| Kavitha et al. | Design of low power TPG using LP-LFSR | |
| Mishra et al. | Low power BIST based multiplier design and simulation using FPGA | |
| Gehrer et al. | Aging effects on ring-oscillator-based physical unclonable functions on FPGAs | |
| Amouri et al. | Self-heating thermal-aware testing of FPGAs | |
| Jose et al. | Design of bist (built-in-self-test) embedded master-slave communication using spi protocol | |
| US20110227609A1 (en) | Semiconductor integrated circuit capable of evaluating the characteristics of a transistor | |
| Abu-Issa et al. | Multi-degree smoother for low power consumption in single and multiple scan-chains BIST | |
| Vasudevan et al. | CMOS realization of online testable reversible logic gates | |
| Fatima et al. | Cellular automata based built-in-self test implementation for star topology NoC | |
| Voyiatzis et al. | On the generation of SIC pairs in optimal time | |
| Voyiatzis et al. | Algorithm for the generation of SIC pairs and its implementation in a BIST environment | |
| Sivanantham et al. | Built-in self-test methodology for system-on-a-chip testing | |
| US8677200B2 (en) | Integrated circuit with transition control circuitry for limiting scan test signal transitions during scan testing | |
| KR102505721B1 (ko) | 반도체 장치 및 이를 위한 특성 측정 회로 | |
| Singh et al. | Low power optimization technique based linear feedback shift register | |
| RU2763038C1 (ru) | Управляемый напряжением блок кольцевых генераторов на комплементарных метал-окисел-полупроводник (кмоп) транзисторах |