RU2690859C1 - METHOD OF MAKING SEMICONDUCTOR HETEROSTRUCTURES WITH ATOMICALLY SMOOTH InGaP AND InP STOP LAYERS ON GaAs AND InP SUBSTRATES - Google Patents
METHOD OF MAKING SEMICONDUCTOR HETEROSTRUCTURES WITH ATOMICALLY SMOOTH InGaP AND InP STOP LAYERS ON GaAs AND InP SUBSTRATES Download PDFInfo
- Publication number
- RU2690859C1 RU2690859C1 RU2018119941A RU2018119941A RU2690859C1 RU 2690859 C1 RU2690859 C1 RU 2690859C1 RU 2018119941 A RU2018119941 A RU 2018119941A RU 2018119941 A RU2018119941 A RU 2018119941A RU 2690859 C1 RU2690859 C1 RU 2690859C1
- Authority
- RU
- Russia
- Prior art keywords
- layer
- inp
- ingap
- gaas
- layers
- Prior art date
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/8252—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using III-V technology
Abstract
Description
Область техникиTechnical field
Изобретение относится к электронной и оптоэлектронной технике и может быть использовано для изготовления монолитных интегральных схем, работающих в сантиметровом и миллиметровом диапазоне длин волн, а также для изготовления вертикально-излучающих лазеров ближнего инфракрасного диапазона.The invention relates to electronic and optoelectronic technology and can be used for the manufacture of monolithic integrated circuits operating in the centimeter and millimeter wavelength range, as well as for the manufacture of vertical-emitting lasers in the near infrared range.
Уровень техникиThe level of technology
Для формирования электродов на поверхности заглубленных слоев полупроводниковых гетероструктур необходимо проведение процессов локального прецизионного травления. Для обеспечения процессов локального прецизионного травления используются так называемые «стоп-слои», которые представляют собой эпитаксиальные слои с отличающимся от нижележащих и вышележащих слоев химическим составом, скорость травления которых выбранным травящем раствором значительно меньше скорости травления вышележащих слоев. Существенным аспектом при формировании гетероструктур со стоп-слоями является способ формирования стоп-слоев, который должен обеспечить изготовление атомарно гладких и однородных по химическому составу стоп-слоев, имеющих одинаковую толщину по всей поверхности создаваемой полупроводниковой пластины, обеспечивающих нанометровую точность глубины травления. Высочайшая точность глубины травления в настоящее время один из ключевых параметров технологии изготовления затвора транзисторов для современных монолитных интегральных микросхем.For the formation of electrodes on the surface of the embedded layers of semiconductor heterostructures, it is necessary to carry out processes of local precision etching. To ensure local precision etching processes, so-called “stop layers” are used, which are epitaxial layers with chemical composition different from the underlying and overlying layers, the etching rate of which with the selected etching solution is significantly less than the etching rate of the overlying layers. An important aspect in the formation of heterostructures with stop layers is the method of forming stop layers, which should ensure the manufacture of atomically smooth and homogeneous in chemical composition stop layers having the same thickness over the entire surface of the semiconductor wafer created, providing nanometer precision etching depth. The highest accuracy of the etching depth is currently one of the key parameters of the manufacturing technology of the gate transistors for modern monolithic integrated circuits.
В транзисторных и оптоэлектронных гетероструктурах на подложке GaAs используют фосфорсодержащие стоп-слои из AlGaP [1], InAlP [1], InGaP [2,3,4,5]. Наличие фосфора в стоп-слое позволяет применять селективное жидкостное травление для формирования на поверхности гетероструктуры профиля прецизионной глубины для создания электродов на поверхности заглубленных слоев гетероструктур. Выполнение стоп-слоя InyGa1-yP описано в [6]. Указано, что формирование стоп-слоя InyGa1-yP толщиной как менее 2 нм, так и более 4 нм недопустимо, в первом случае из-за его функциональной неэффективности, во втором - из-за увеличения плотности дефектов в полупроводниковой гетероструктуре и увеличения толщины области под электродом затвора полевого транзистора, что, соответственно, приводит к снижению выхода годных и выходной мощности. При отсутствии источника фосфора в эпитаксиальной установке используются стоп-слои из AlAs [7,8,9,10] либо стоп-слои из AlxGa1-xAs с х≥0.3 [11,12,13,14,15]. При выращивании на подложках InP арсенидных гетероструктур в качестве стоп-слоев используют InP [16]. При условии, что основная гетероструктура представляет собой набор мышьяксодержащих слоев, стоп-слои на основе фосфорсодержащих соединений наиболее предпочтительны, так как гарантированно обеспечивают высокую селективность травления за счет замены элемента пятой группы (мышьяка) на фосфор. Стоп-слои на основе фосфорсодержащих соединений не подвержены окислению при химической обработке гетероструктур и не создают дополнительных существенных и нежелательных скачков потенциала на гетерограницах. Химический состав стоп-слоев выбирается так, чтобы параметр кристаллической решетки стоп-слоев совпадал с параметров кристаллической решетки подложки. Например, In0.51Ga0.49P для подложки GaAs. Основной проблемой при реализации стоп-слоев на основе фосфорсодержащих соединений в составе гетероструктур, состоящих из слоев арсенидов, является нарушение планарности верхних гетерограниц стоп-слоев и формирование на поверхности трехмерного рельефа из островков, обогащенных арсенидом индия. Такое явление объясняется частичным замещением фосфора, который испаряется из стоп-слоя, на мышьяк во время замены внешнего потока элемента пятой группы с фосфора на мышьяк для выращивания покрывающего слоя из арсенида галлия, индия, алюминия. В результате химический состав верней части стоп-слоя изменяется, превращаясь из фосфида в арсенид, и на поверхности полупроводниковой пластины непреднамеренно образуется слой арсенида с большей постоянной решетки, чем у материала подложки, поскольку химический состав слоя заранее выбирается так, чтобы полное согласование кристаллических решеток возникало, когда стоп-слой состоит только из фосфида. Затем при достижении критической толщины верхней модифицированной части стоп-слоя, 1.0-1.5 нм, происходит деформация поверхности под действием возникших упругих напряжений и на поверхности возникает трехмерный рельеф, состоящий из островков, обогащенных арсенидом индия. Схематически такая нежелательная трансформация показана на фиг. 1 и фиг. 2 в нижней части рисунков. Дополнительно, во время эпитаксии на больших пластинах (диаметром 76 мм и более) возможный градиент температуры поверхности подложки может усугублять описанный выше процесс в отдельных областях пластины. В результате выход годных приборов с эпитаксиальной пластины может быть существенно уменьшен.In transistor and optoelectronic heterostructures on a GaAs substrate, phosphorus-containing stop layers from AlGaP [1], InAlP [1], InGaP [2,3,4,5] are used. The presence of phosphorus in the stop layer allows the use of selective liquid etching to form a precision depth profile on the heterostructure surface to create electrodes on the surface of the embedded heterostructures. The execution of the In y Ga 1-y P stop layer is described in [6]. It is indicated that the formation of the In y Ga 1-y P stop layer with a thickness of less than 2 nm and more than 4 nm is unacceptable, in the first case due to its functional inefficiency, in the second due to an increase in the density of defects in the semiconductor heterostructure and increasing the thickness of the area under the gate electrode of the field-effect transistor, which, respectively, leads to a decrease in the yield of the output and output power. In the absence of a phosphorus source in an epitaxial unit, AlAs [7,8,9,10] stop layers or Al x Ga 1-x As stop layers with x≥0.3 [11,12,13,14,15] are used. When grown on InP substrates of arsenide heterostructures, InP is used as a stop layer [16]. Provided that the main heterostructure is a set of arsenic-containing layers, the stop layers based on phosphorus-containing compounds are most preferable, since they guarantee high selectivity of etching by replacing an element of the fifth group (arsenic) with phosphorus. The stop layers based on phosphorus-containing compounds are not susceptible to oxidation during the chemical treatment of heterostructures and do not create additional significant and undesirable potential jumps at heterojunctions. The chemical composition of the stop layers is chosen so that the lattice parameter of the stop layers coincides with the lattice parameters of the substrate. For example, In 0.51 Ga 0.49 P for a GaAs substrate. The main problem in the implementation of stop layers based on phosphorus-containing compounds in the composition of heterostructures consisting of layers of arsenides is a violation of the planarity of the upper heterointerfaces of the stop layers and the formation of three-dimensional relief from islands enriched with indium arsenide on the surface. This phenomenon is due to the partial replacement of phosphorus, which evaporates from the stop layer, with arsenic during the replacement of the external flux of the element of the fifth group from phosphorus to arsenic for growing a covering layer of gallium, indium and aluminum arsenide. As a result, the chemical composition of the upper part of the stop layer changes, turning from phosphide to arsenide, and an arsenide layer with a higher lattice constant than the substrate material is inadvertently formed on the surface of the semiconductor wafer, since the chemical composition of the layer is preselected so that when the stop layer consists of phosphide only. Then, when the critical thickness of the upper modified part of the stop layer is reached, 1.0–1.5 nm, the surface deforms under the action of the elastic stresses that arise and a three-dimensional relief appears on the surface, consisting of islands enriched with indium arsenide. Schematically, such an undesirable transformation is shown in FIG. 1 and FIG. 2 at the bottom of the drawings. Additionally, during epitaxy on large plates (76 mm in diameter and more), the possible temperature gradient of the substrate surface may aggravate the process described above in certain areas of the plate. As a result, the yield of devices from the epitaxial plate can be significantly reduced.
Раскрытие изобретенияDISCLOSURE OF INVENTION
Задачей предлагаемого изобретения является контролируемое формирования атомарно гладких (планарных) и однородных по химическому составу стоп-слоев из фосфорсодержащих полупроводниковых соединений и твердых растворов, обеспечивающих прецизионный контроль глубины травления при формировании электродов на поверхности заглубленных слоев арсенидных гетероструктур, сформированных на поверхности подложек GaAs и InP, и повышение выхода годных приборов с эпитаксиальной пластины.The task of the invention is controlled formation of atomically smooth (planar) and homogeneous in chemical composition of the stop-layers of phosphorus-containing semiconductor compounds and solid solutions, providing precise control of the etching depth during the formation of electrodes on the surface of the submerged layers of arsenide heterostructures formed on the surface of GaAs and InP substrates and increasing the yield of devices from the epitaxial plate.
Техническим результатом, позволяющим выполнить поставленную задачу формирования атомарно гладких (планарных) и однородных по химическому составу стоп-слоев, является создание полупроводниковой модифицированной гетероструктуры со стоп-слоем InGaP (3), в состав которой вводится дополнительный защитный слой GaP (4) (см. фиг. 1), в случае эпитаксии на подложке GaAs (1) с буферным слоем GaAs (2), и модифицированной полупроводниковой гетероструктуры со стоп-слоем InP (3) (см. фиг. 2), в состав которой входит вводится дополнительный защитный слой InGaP (4), в случае эпитаксии на подложке InP (1). Под стоп-слоем подразумевается полупроводниковый слой в составе гетероструктуры, скорость травления которого, выбранным травящем раствором, значительно меньше скорости травления вышележащих слоев, отличающихся от стоп-слоя химическим составом. Перед заращиванием покрывающими слоями, состоящими из арсенидов (например, GaAs (6) (см. фиг. 1) или InGaAs (6) (см. фиг. 2)), защитный слой GaP (4), в случае эпитаксии на подложке GaAs, конвертируется в слой GaAs (5), а защитный слой InGaP (4), в случае эпитаксии на подложке InP, конвертируется в слой InGaAs (5). Такая конвертация происходит во время остановки эпитаксии для замены внешнего потока элемента пятой группы с фосфора на мышьяк для выращивания покрывающего слоя из арсенида галлия, арсенида индия, арсенида алюминия. В результате такой конвертации образуются слои с такой же постоянной кристаллической решетки, что и у материала подложки, поэтому никаких дополнительных упругих напряжений не возникает и поверхность не деформируется. Таким образом, формируются гетероструктуры с атомарно гладкими и однородными по всей площади пластины фосфорсодержащими стоп-слоями.The technical result that allows you to perform the task of forming atomically smooth (planar) and homogeneous in chemical composition of the stop layers is the creation of a semiconductor modified heterostructure with a stop layer of InGaP (3), which introduces an additional protective layer of GaP (4) (see Fig. 1), in the case of epitaxy on a GaAs (1) substrate with a GaAs (2) buffer layer, and a modified semiconductor heterostructure with an InP (3) stop layer (see Fig. 2), which includes an additional protective layer InGaP (4), in the case of ep and on the InP (1) substrate. Under the stop layer refers to a semiconductor layer in the composition of the heterostructure, the etching rate of which, the selected etching solution, is significantly less than the etching rate of the overlying layers that differ from the stop layer by chemical composition. Before overgrowing with covering layers consisting of arsenides (for example, GaAs (6) (see Fig. 1) or InGaAs (6) (see Fig. 2)), the protective layer is GaP (4), in case of epitaxy on a GaAs substrate, is converted into a layer of GaAs (5), and the protective layer of InGaP (4), in the case of epitaxy on an InP substrate, is converted into a layer of InGaAs (5). This conversion occurs during the stop of the epitaxy to replace the external flow of the element of the fifth group from phosphorus to arsenic for growing a covering layer of gallium arsenide, indium arsenide, aluminum arsenide. As a result of this conversion, layers with the same lattice constant as the substrate material are formed; therefore, no additional elastic stresses arise and the surface does not deform. Thus, heterostructures are formed with atomically smooth and uniform phosphor-containing stop layers over the entire area of the plate.
Краткое описание чертежейBrief Description of the Drawings
На фиг. 1, в верхней части, изображена схема модифицированной полупроводниковой гетероструктуры со стоп-слоем InGaP (3), в состав которой входит дополнительный защитный слой GaP(4), на подложке GaAs (1) с буферным слоем из GaAs (2) до и после заращивания покрывающим слоем GaAs (6), относящейся к настоящему изобретению. После заращивания покрывающим слоем GaAs (6), защитный слой GaP(4) превращается в потоке As в слой GaAs (5).FIG. 1, in the upper part, shows a diagram of a modified semiconductor heterostructure with an InGaP (3) stop layer, which includes an additional protective GaP (4) layer, on a GaAs (1) substrate with a buffer layer of GaAs (2) before and after overgrowing covering layer GaAs (6), related to the present invention. After overgrowing with a covering layer of GaAs (6), the protective layer of GaP (4) turns into a layer of GaAs (5) in an As flow.
Для сравнения, в нижней части, показано изображение традиционной гетероструктуры со стоп-слоем InGaP (3), при реализации которой защитный слой GaP (4) не использовался, до и после заращивания покрывающим слоем GaAs (6).For comparison, in the lower part, an image of a traditional heterostructure with an InGaP (3) stop layer is shown, in the implementation of which the protective GaP (4) layer was not used, before and after overgrowing with a GaAs covering layer (6).
На фиг. 2, в верхней части, изображена схема модифицированной полупроводниковой гетероструктуры с стоп-слоем InP (3), в состав которой входит дополнительный защитный слой InGaP(4), на подложке InP (1) с буферным слоем из InGaAs (2) до и после заращивания покрывающим слоем InGaAs (6), относящейся к настоящему изобретению. После заращивания покрывающим слоем InGaAs (6), защитный слой InGaP (4) в потоке As превращается в слой InGaAs (5).FIG. 2, in the upper part, is a diagram of a modified semiconductor heterostructure with an InP (3) stop layer, which includes an additional protective layer of InGaP (4), on an InP substrate (1) with an InGaAs buffer layer (2) before and after overgrowth covering layer InGaAs (6), related to the present invention. After overgrowing with an InGaAs (6) coating layer, the InGaP (4) protective layer in an As stream turns into an InGaAs (5) layer.
Для сравнения, в нижней части, показано изображение традиционной гетероструктуры со стоп-слоем InP (3), при реализации которой защитный слой InGaP (4) не использовался, до и после заращивания покрывающим слоем InGaAs (6).For comparison, in the lower part, an image of a traditional heterostructure with an InP (3) stop layer is shown, in the implementation of which the protective layer of InGaP (4) was not used, before and after overgrowing with an InGaAs covering layer (6).
Осуществление изобретенияThe implementation of the invention
Выращивание модифицированных полупроводниковых гетероструктур со стоп-слоями InGaP и InP на подложках GaAs и InP осуществляется методом молекулярно-пучковой эпитаксии.Growing of modified semiconductor heterostructures with InGaP and InP stop layers on GaAs and InP substrates is carried out by molecular beam epitaxy.
В случае выращивания модифицированной полупроводниковой гетероструктуры со стоп-слоем InGaP, в состав которой входит защитный слой GaP, на подложке GaAs осуществляется последовательное выращивание слоев InGaP и GaP. При этом толщина защитного слоя GaP должна быть не менее 0.6 нм для обеспечения надежности защиты слоя InGaP от взаимодействия с потоком As и не более 1.3 нм для обеспечения полной конвертации слоя GaP в слой GaAs в потоке As. После выращивания слоя GaP поток фосфора закрывается, а поток мышьяка открывается, и поверхность выдерживается в потоке мышьяка 3-10 мин при температуре 450-550°С. Затем осуществляется заращивание покрывающим слоем GaAs.In the case of growing a modified semiconductor heterostructure with an InGaP stop layer, which includes a protective GaP layer, the InGaP and GaP layers are sequentially grown on a GaAs substrate. The thickness of the protective layer of GaP should not be less than 0.6 nm to ensure reliable protection of the InGaP layer against interaction with the As stream and not more than 1.3 nm to ensure complete conversion of the GaP layer into the GaAs layer in the As stream. After the GaP layer is grown, the flow of phosphorus closes, and the flow of arsenic opens, and the surface is kept in the flow of arsenic for 3–10 minutes at a temperature of 450–550 ° C. Then, the overgrowth is covered with a GaAs covering layer.
В течение 3-10 мин, при указанных температурах, происходит полная замена фосфора на мышьяк. Время также зависит и от выбранного потока мышьяка. При скорости выращивания GaAs равной 0.8 мкм/час и потоке мышьяка, который обеспечивает соотношение потоков элементов пятой и третьей групп равное 4, полная замена происходит в течение 5-6 минут. Приведенный диапазон температур обеспечивает хорошо контролируемое время протекание реакции и формирование атомарно плоской поверхности кристалла. Повышенные температуры ускоряют реакции и могут приводить к формированию шероховатой поверхности кристалла. Пример изготовления гетеростуктуры полевого транзистора с высокой подвижностью электронов приведен в нижеследующей таблице.Within 3-10 minutes, at the indicated temperatures, there is a complete replacement of phosphorus by arsenic. Time also depends on the selected arsenic stream. When the growth rate of GaAs is equal to 0.8 μm / h and the flow of arsenic, which provides the ratio of the fluxes of the elements of the fifth and third groups is equal to 4, a complete replacement occurs within 5-6 minutes. The given temperature range provides a well-controlled time course of the reaction and the formation of an atomically flat crystal surface. Elevated temperatures accelerate reactions and can lead to the formation of a rough crystal surface. An example of manufacturing a heterostructure of a field-effect transistor with a high electron mobility is given in the table below.
В случае выращивания модифицированной полупроводниковой гетероструктуры со стоп-слоем InP, в состав которой входит защитный слой InGaP, на подложке InP осуществляется последовательное выращивание слоев InP и InGaP. При этом толщина защитного слоя InGaP должна быть не менее 0.6 нм для обеспечения надежности защиты слоя InP от взаимодействия с потоком As и не более 1.3 нм для обеспечения полной конвертации слоя InGaP в слой InGaAs в потоке As. После выращивания слоя InGaP, поток фосфора закрывается, а поток мышьяка открывается, и поверхность выдерживается в потоке мышьяка 3-10 мин при температуре 450-510°С. Затем осуществляется заращивание покрывающим слоем InGaAs.In the case of growing a modified semiconductor heterostructure with an InP stop layer, which includes an InGaP protective layer, the InP and InGaP layers are sequentially grown on the InP substrate. In this case, the thickness of the protective layer of InGaP must be at least 0.6 nm to ensure reliable protection of the InP layer against interaction with the As stream and no more than 1.3 nm to ensure complete conversion of the InGaP layer into the InGaAs layer in the As stream. After growing the InGaP layer, the phosphorus flow closes, and the arsenic flow opens, and the surface is kept in the arsenic flow for 3–10 min at 450–510 ° C. Then the overgrowth is covered with an InGaAs coating layer.
Процесс осуществляется при пониженных температурах, чтобы избежать разложения слоев, содержащих индий.The process is carried out at low temperatures to avoid decomposition of layers containing indium.
Источники информацииInformation sources
[1] Patent US 7538365 В2. Field effect transistor and phosphorus etch stop layer / Matthew Francis O'Keefe, Michael Charles Clausen, Richard Alun Davies, Robert Grey; Filtronic PLC. - Appl. No. 11/153785; filling date 15.06.2005; publication date 26.05.2009.[1] Patent US 7,538, 365 B2. Matthew Francis O'Keefe, Michael Charles Clausen, Richard Alun Davies, Robert Gray; Filtronic PLC. - Appl. No. 11/153785; filling date 06/15/2005; publication date 05/26/2009.
[2] Patent US 20020176464 A1. InGaP etch stop / Oleg Smolski; Jeff Bullington. - Appl. No. 10/104,574; filling date 22.03.2001; publication date 28.11.2002.[2] Patent US 20020176464 A1. InGaP etch stop / Oleg Smolski; Jeff Bullington. - Appl. No. 10 / 104,574; filling date 03/22/2001; publication date 11.28.2002.
[3] Patent US 8288260 B1. Field effect transistor with dual etch-stop layers for improved power, performance and reproducibility/Allen W. Hanson; M/A-COM Technology Solutions Holdings, Inc. - Appl. N13/173015; filling date 30.06.2011; publication date 16.10.2012.[3] Patent US 8288260 B1. Field effect transistor with dual etch-stop layers for power, performance and reproducibility / Allen W. Hanson; M / A-COM Technology Solutions Holdings, Inc. - Appl. N13 / 173015; filling date 06/30/2011; publication date 10/16/2012.
[4] Patent US 6307221 B1. InxGa1-xP etch stop layer for double recess pseudomorphic high electron mobility transistor structures / David Danzilio; The Whitaker Corporation. - Appl. No. 09/195478; filling date 18.11.1998; publication date 23.18.2001.[4] Patent US 6,307,221 B1. In x Ga 1-x P etch stop for double recess pseudomorphic high electron mobility transistor structures / David Danzilio; The Whitaker Corporation. - Appl. No. 09/195478; filling date 11/18/1998; publication date 23.18.2001.
[5] Патент 2463685 РФ. Интегральный полевой транзистор с размерным квантованием энергии / Воробьев А.А., Галдецкий А.В., Лапин В.Г.; заявитель и патентообладатель Федеральное государственное унитарное предприятие «Научно-производственное предприятие «Исток» (ФГУП НГШ «Исток»). -№2011123071/28; заявл. 07.06.11; опубл. 10.10.12, Бюл. №28.[5] Patent 2463685 of the Russian Federation. Integrated field-effect transistor with size quantization of energy / Vorobyev A.A., Galdetsky A.V., Lapin V.G .; applicant and patent holder Federal State Unitary Enterprise "Scientific and Production Enterprise" Istok "(FGUP NGSH" Istok "). -№2011123071/28; declare 06/07/11; publ. 10.10.12, Byul. №28.
[6] Патент 2563544 РФ. Полупроводниковая гетероструктура/ Бажинов А.Н., Обручников А.Е., Духновский М.П., Яцюк Ю.А., Пехов Ю.П.; заявитель и патентообладатель Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина").[6] Patent 2563544 of the Russian Federation. Semiconductor heterostructure / Bazhinov AN, Obruchnikov AE, Dukhnovsky MP, Yatsyuk Yu.A., Pekhov Yu.P .; applicant and patent holder Joint-stock company "Research and Production Enterprise" Istok "named after AI Shokina" (JSC "NPP" Istok "named after Shokin").
[7] Patent US 5175740. Semiconductor laser and method of fabricating same / Boris S. Elman, Wayne F. Sharfin; GTE Laboratories Inc. - Appl. N734827; filling date 24.07.1991; publication date 19.12.1992.[7] Patent US 5,175,740. Semiconductor laser / method of fabrication same / Boris S. Elman, Wayne F. Sharfin; GTE Laboratories Inc. - Appl. N734827; filling date 7/24/1991; publication date 12/19/1992.
[8] Patent US 8610173 B2. Enhancement/depletion PHEMT device / Alessandro Chini, Claudio Lanzieri; Selex Sistemi Integrati S.p.A. - Appl. N13/561860; filling date 30.07.2012; publication date 17.12.2013.[8] Patent US 8610173 B2. Enhancement / depletion PHEMT device / Alessandro Chini, Claudio Lanzieri; Selex Sistemi Integrati S.p.A. - Appl. N13 / 561860; filling date 07/30/2012; publication date 12/17/2013.
[9] Patent US 2010/0218819 A1. Semiconductor optoelectronic devices and methods for making semiconductor optoelectronic devices / Corrie Farmer, Colin Stanley; The University Court of the University of Glasgow. - Appl. N12/681390; filling date 06.10.2008; publication date 02.09.2010.[9] Patent US 2010/0218819 A1. Optoelectronic devices / methods for making semiconductor optoelectronic devices / Corrie Farmer, Colin Stanley; University of Glasgow. - Appl. N12 / 681390; filling date 10/06/2008; publication date 02.09.2010.
[10] Patent US 7678629 B1. Method for fabricating a recessed ohmic contact for a PHEMT structure / Jerod F. Mason, Dylan C. Bartle; Skyworks Solutions, Inc. - Appl. N11/827001; filling date 09.07.2007; publication date 16.03.2010.[10] Patent US 7678629 B1. Contact for a PHEMT structure / Jerod F. Mason, Dylan C. Bartle; Skyworks Solutions, Inc. - Appl. N11 / 827001; filling date 09/07/2007; publication date 03/16/2010.
[11] Патент 2582440 РФ. Полупроводниковая транзисторная наногетероструктура на подложке gaas с модифицированным стоп-слоем AlxGal-xAs / Хабибуллин Р.А., Пушкарев С.С, Клочков А.Н., Галиев Г.Б., Пономарев Д.С, Климов Е.А.; заявитель и патентообладатель Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН). - №2015104011; заявл. 06.02.15; зарегистр. 01.04.16.[11] Patent 2582440 of the Russian Federation. A semiconductor transistor nanoheterostructure on a gaas substrate with a modified AlxGal-xAs stop layer / Khabibullin RA, Pushkarev S.S., Klochkov A.N., Galiev GB, Ponomarev D.S., Klimov E.A .; applicant and patent holder Federal State Budget Institution of Science Institute of Microwave Semiconductor Electronics of the Russian Academy of Sciences (IUHTPE RAS). - №2015104011; declare February 6, 2015; registered 04/01/16.
[12] Patent US 6110393. Epoxy bond and stop etch fabrication method / Jerry A. Simmons, Mark V. Weckwerth, Wes E. Baca; Sandia Corporation. - Appl. N09/066091; filling date 23.04.1998; publication date 29.08.2000.[12] Patent US 6110393. Epoxy bond and stop etch fabrication method / Jerry A. Simmons, Mark V. Weckwerth, Wes E. Baca; Sandia Corporation. - Appl. N09 / 066091; filling date 04/23/1998; publication date 08/29/2000.
[13] Patent US 5420066. Method for producing semiconductor laser device using etch stop layer / Akibiro Shima, Takeshi Miura, Tomoko Kadowaki, Norio Hayafuji; Mitsubishi Denki Kabushiki Kaisha. - Appl. N267211; filling date 06.07.1994; publication date 30.05.1995.[13] Patent US 5420066. Method for producing a semiconductor laser device using an etch stop layer / Akibiro Shima, Takeshi Miura, Tomoko Kadowaki, Norio Hayafuji; Mitsubishi Denki Kabushiki Kaisha. - Appl. N267211; filling date 07/06/1994; publication date 05/30/1995.
[14] Patent US 5357535. Semiconductor laser including an aluminium-rich AlGaAs etch stopping layer / Akibiro Shima, Takeshi Miura, Tomoko Kadowaki, Norio Hayafuji; Mitsubishi Denki Kabushiki Kaisha. - Appl. N1547; filling date 06.01.1993; publication date 18.10.1994.[14] Patent US 5357535. Semiconductor laser including an aluminum-rich AlGaAs etch stopping layer / Akibiro Shima, Takeshi Miura, Tomoko Kadowaki, Norio Hayafuji; Mitsubishi Denki Kabushiki Kaisha. - Appl. N1547; filling
[15] J.K. Abrokwah et al. High-performance self-aligned p+/n GaAs epitaxial JFET's incorporating AlGaAs etch-stop layer // IEEE Transactions on Electron Devices. - 1990. - Vol. 37, N6. - P. 1529.[15] J.K. Abrokwah et al. High-performance self-aligned p + / n GaAs epitaxial JFET's incorporating AlGaAs etch-stop layer // IEEE Transactions on Electron Devices. - 1990. - Vol. 37, N6. - P. 1529.
[16] Patent US 4,873,558. Group III-V compound field effect transistor with diffusion barrier / Arsam Antreasyan, Fanwood; Paul A. Garbinski, New Providence; Vincent D. Mattera, Jr., Flemington; Henryk Temkin, Berkeley Heights.- Appl. No. 159,156; filling date Feb. 23, 1988; Date of Patent: Oct. 10, 1989.[16] Patent US 4,873,558. Group III-V compound field effect transistor with diffusion barrier / Arsam Antreasyan, Fanwood; Paul A. Garbinski, New Providence; Vincent D. Mattera, Jr., Flemington; Henryk Temkin, Berkeley Heights.- Appl. No. 159,156; filling date Feb. 23, 1988; Date of Patent: Oct. 10, 1989.
Claims (8)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018119941A RU2690859C1 (en) | 2018-05-30 | 2018-05-30 | METHOD OF MAKING SEMICONDUCTOR HETEROSTRUCTURES WITH ATOMICALLY SMOOTH InGaP AND InP STOP LAYERS ON GaAs AND InP SUBSTRATES |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2018119941A RU2690859C1 (en) | 2018-05-30 | 2018-05-30 | METHOD OF MAKING SEMICONDUCTOR HETEROSTRUCTURES WITH ATOMICALLY SMOOTH InGaP AND InP STOP LAYERS ON GaAs AND InP SUBSTRATES |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2690859C1 true RU2690859C1 (en) | 2019-06-06 |
Family
ID=67037873
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2018119941A RU2690859C1 (en) | 2018-05-30 | 2018-05-30 | METHOD OF MAKING SEMICONDUCTOR HETEROSTRUCTURES WITH ATOMICALLY SMOOTH InGaP AND InP STOP LAYERS ON GaAs AND InP SUBSTRATES |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2690859C1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110517948A (en) * | 2019-07-26 | 2019-11-29 | 中国科学院微电子研究所 | Extension InP method for semiconductor and semiconductor devices obtained on a kind of silicon substrate |
| RU195508U1 (en) * | 2019-10-30 | 2020-01-30 | федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" (Южный федеральный университет) | PHOTODETECTOR OF THE NEAR INFRARED RANGE BASED ON THE SURFACE PLASMON RESONANCE |
| RU204984U1 (en) * | 2021-02-09 | 2021-06-22 | федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" | NEAR-INFRARED PHOTODETECTOR BASED ON SURFACE PLASMON RESONANCE |
| RU208571U1 (en) * | 2021-03-31 | 2021-12-24 | Федеральное государственное бюджетное учреждение науки Институт радиотехники и электроники им. В.А. Котельникова Российской академии наук | Epitaxial heterostructure based on gallium arsenide with metal-semiconductor contacts |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2065644C1 (en) * | 1994-06-14 | 1996-08-20 | Институт физики полупроводников СО РАН | Method of manufacture of photodetector cell based on multilayer heterostructures ga as/al ga as |
| US7538365B2 (en) * | 2004-06-15 | 2009-05-26 | Filtronic Plc | Field effect transistor with aluminum and phosphorus etch stop layer |
| RU2463685C1 (en) * | 2011-06-07 | 2012-10-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | High-power uhf field transistor |
| RU2563544C1 (en) * | 2014-06-10 | 2015-09-20 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") | Semiconductor heterostructure |
| RU2570099C1 (en) * | 2014-08-05 | 2015-12-10 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") | Manufacturing method of semiconductor heterostructure |
| RU2582440C1 (en) * | 2015-02-06 | 2016-04-27 | Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) | SEMICONDUCTOR TRANSISTOR NANO-HETEROSTRUCTURE ON SUBSTRATE OF GaAs WITH MODIFIED STOP LAYER OF AlxGa1-xAs |
| RU2649098C1 (en) * | 2017-03-07 | 2018-03-29 | Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Heteroepitaxial structure for field transistors |
-
2018
- 2018-05-30 RU RU2018119941A patent/RU2690859C1/en active
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2065644C1 (en) * | 1994-06-14 | 1996-08-20 | Институт физики полупроводников СО РАН | Method of manufacture of photodetector cell based on multilayer heterostructures ga as/al ga as |
| US7538365B2 (en) * | 2004-06-15 | 2009-05-26 | Filtronic Plc | Field effect transistor with aluminum and phosphorus etch stop layer |
| RU2463685C1 (en) * | 2011-06-07 | 2012-10-10 | Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" (ФГУП НПП "Исток") | High-power uhf field transistor |
| RU2563544C1 (en) * | 2014-06-10 | 2015-09-20 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") | Semiconductor heterostructure |
| RU2570099C1 (en) * | 2014-08-05 | 2015-12-10 | Акционерное общество "Научно-производственное предприятие "Исток" имени А.И. Шокина" (АО "НПП "Исток" им. Шокина") | Manufacturing method of semiconductor heterostructure |
| RU2582440C1 (en) * | 2015-02-06 | 2016-04-27 | Федеральное государственное бюджетное учреждение науки Институт сверхвысокочастотной полупроводниковой электроники Российской академии наук (ИСВЧПЭ РАН) | SEMICONDUCTOR TRANSISTOR NANO-HETEROSTRUCTURE ON SUBSTRATE OF GaAs WITH MODIFIED STOP LAYER OF AlxGa1-xAs |
| RU2649098C1 (en) * | 2017-03-07 | 2018-03-29 | Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Heteroepitaxial structure for field transistors |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN110517948A (en) * | 2019-07-26 | 2019-11-29 | 中国科学院微电子研究所 | Extension InP method for semiconductor and semiconductor devices obtained on a kind of silicon substrate |
| RU195508U1 (en) * | 2019-10-30 | 2020-01-30 | федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" (Южный федеральный университет) | PHOTODETECTOR OF THE NEAR INFRARED RANGE BASED ON THE SURFACE PLASMON RESONANCE |
| RU204984U1 (en) * | 2021-02-09 | 2021-06-22 | федеральное государственное автономное образовательное учреждение высшего образования "Южный федеральный университет" | NEAR-INFRARED PHOTODETECTOR BASED ON SURFACE PLASMON RESONANCE |
| RU208571U1 (en) * | 2021-03-31 | 2021-12-24 | Федеральное государственное бюджетное учреждение науки Институт радиотехники и электроники им. В.А. Котельникова Российской академии наук | Epitaxial heterostructure based on gallium arsenide with metal-semiconductor contacts |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| RU2690859C1 (en) | METHOD OF MAKING SEMICONDUCTOR HETEROSTRUCTURES WITH ATOMICALLY SMOOTH InGaP AND InP STOP LAYERS ON GaAs AND InP SUBSTRATES | |
| US10690853B2 (en) | Optoelectronics integration using semiconductor on insulator substrate | |
| US9614122B2 (en) | Optical tuning of light emitting semiconductor junctions | |
| Choquette et al. | Advances in selective wet oxidation of AlGaAs alloys | |
| US8476151B2 (en) | Method for manufacturing nitride semiconductor crystal layer | |
| US20140077240A1 (en) | Iv material photonic device on dbr | |
| CN111710651B (en) | Integrated GaN device and preparation method thereof | |
| TW567525B (en) | Method for real-time monitoring and controlling perovskite oxide film growth and semiconductor structure formed using the method | |
| US20070164311A1 (en) | Ingaas/gaas lasers on-silicon produced by-lepecvd and mocvd | |
| WO2019185190A1 (en) | Stack-like iii-v semiconductor product and production method | |
| US9716367B2 (en) | Semiconductor optoelectronics and CMOS on sapphire substrate | |
| CN210073863U (en) | Enhanced type heterogeneous metal gate AlGaN/GaN MOS-HEMT device | |
| Cao | Epitaxial growth of III-nitride electronic devices | |
| RU2582440C1 (en) | SEMICONDUCTOR TRANSISTOR NANO-HETEROSTRUCTURE ON SUBSTRATE OF GaAs WITH MODIFIED STOP LAYER OF AlxGa1-xAs | |
| Sugiyama | Selective area growth of III-V semiconductors: From fundamental aspects to device structures | |
| Zhang et al. | Thermodynamic Origin of High Efficiency in Long-Wavelength InGaN-Based LEDs on Si Substrates | |
| Bezryadin et al. | Effect of the finishing treatment of a gallium arsenide surface on the spectrum of electron states in n-GaAs (100) | |
| CN104124609A (en) | High-power laser device chip structure with wavelength of 808nm and method for manufacturing high-power laser device chip structure | |
| Yang et al. | Nonradiative Dynamics Induced by Vacancies in Wide-Gap III-Nitrides: Ab Initio Time-Domain Analysis | |
| US10898725B2 (en) | Integrated optogenetic device with light-emitting diodes and glass-like carbon electrodes | |
| Sah et al. | The Bipolar Field-Effect Transistor: II. Drift-Diffusion Current Theory (Two-MOS-Gates on Pure-Base) | |
| RU156841U1 (en) | SEMICONDUCTOR TRANSISTOR NANOGETEROSTRUCTURE ON A GaAs SUBSTRATE WITH A MODIFIED STOP LAYER AlxGa1-xAs | |
| Karami | GaN HEMT technology for W-band frequency applications | |
| Tian | Fabrication and characterisation of nitride DBRs and nitride membranes by electrochemical etching techniques | |
| Yan | Investigation of gallium nitride based on power semiconductor devices in polarization super junction technology |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PD4A | Correction of name of patent owner |