RU2674281C1 - Устройство формирования оптимальных управляющих воздействий для обеспечения устойчивой работы сложных технических систем - Google Patents

Устройство формирования оптимальных управляющих воздействий для обеспечения устойчивой работы сложных технических систем Download PDF

Info

Publication number
RU2674281C1
RU2674281C1 RU2017145877A RU2017145877A RU2674281C1 RU 2674281 C1 RU2674281 C1 RU 2674281C1 RU 2017145877 A RU2017145877 A RU 2017145877A RU 2017145877 A RU2017145877 A RU 2017145877A RU 2674281 C1 RU2674281 C1 RU 2674281C1
Authority
RU
Russia
Prior art keywords
group
input
inputs
output
elements
Prior art date
Application number
RU2017145877A
Other languages
English (en)
Inventor
Николай Семёнович Кулиш
Дарья Дмитриевна Тюрина
Владимир Денисович Бабишин
Татьяна Яковлевна Гайдай
Павел Олегович Скоробогатов
Дмитрий Михайлович Кривопалов
Александр Алексеевич Бурба
Евгений Владимирович Юркевич
Original Assignee
Федеральное государственное унитарное предприятие "Центральный научно-исследовательский институт машиностроения" (ФГУП ЦНИИмаш)
Акционерное общество "Корпорация "ВНИИЭМ" (АО "Корпорация "ВНИИЭМ")
Федеральное государственное бюджетное учреждение науки Института проблем управления им. В.А. Трапезникова Российской академии наук (ИПУ РАН)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное унитарное предприятие "Центральный научно-исследовательский институт машиностроения" (ФГУП ЦНИИмаш), Акционерное общество "Корпорация "ВНИИЭМ" (АО "Корпорация "ВНИИЭМ"), Федеральное государственное бюджетное учреждение науки Института проблем управления им. В.А. Трапезникова Российской академии наук (ИПУ РАН) filed Critical Федеральное государственное унитарное предприятие "Центральный научно-исследовательский институт машиностроения" (ФГУП ЦНИИмаш)
Priority to RU2017145877A priority Critical patent/RU2674281C1/ru
Application granted granted Critical
Publication of RU2674281C1 publication Critical patent/RU2674281C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F15/00—Digital computers in general; Data processing equipment in general
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00—Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10—Complex mathematical operations
    • G06F17/15—Correlation function computation including computation of convolution operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units

Abstract

Изобретение относится к вычислительной технике. Техническим результатом является снижение количества итераций при решении задачи оптимального управления надежностью методом ускоренного спуска, а также обеспечение устойчивости вычислений решения данной задачи. Предложено устройство, которое содержит коррелятор, анализатор случайного процесса, вычислительный блок, блок возведения в степень, блок транспонирования матриц, элементы ИЛИ, блок умножения, блок управления, элементы И, блок формирования матриц, блок памяти, блок обращения матриц, сумматоры, блоки сравнения, регистратор, группы входных регистров, входные регистры, коммутатор, группы блоков вычитания, группы квадраторов, группы блоков умножения, группы элементов ИЛИ, накопительные сумматоры, блоки извлечения квадратного корня, элементы задержки (ЭЗ), блоки деления, группы регистров, группу коммутаторов, группы блоков индикации, блок оценки минимального значения, группы блоков сравнения, группы ЭЗ, группу накопительных сумматоров, группу ключей, группу блоков деления, счетчик, блок индикации, генератор тактовых импульсов и распределитель импульсов. 6 ил., 2 табл.

Description

Изобретение относится к вычислительной технике и может быть использовано при получении информации для принятия оптимальных решений при эксплуатации сложных технических систем (СТС) с целью обеспечения заданных требований к их надежности.
Известно устройство для прогнозирования надежности, содержащее коррелятор, анализатор случайного процесса, вычислительный блок, блок возведения в степень, блок памяти, блок дифференцирования, сумматор, регистрирующий блок, блок транспонирования матриц и дополнительный вычислительный блок (авт. свид. СССР №746349, кл. G01R 31/28, 1980).
Недостатком этого устройства являются большие ошибки в определении синтезируемых свойств СТС. Задача синтеза требований к надежности СТС, является некорректной и решение ее методом квадратных корней или методом Гаусса приводит к получению результата, имеющего большие погрешности.
Наиболее близким аналогом, прототипом, является устройство ФОРМИРОВАНИЯ УПРАВЛЯЮЩИХ ВОЗДЕЙСТВИЙ ДЛЯ ОБЕСПЕЧЕНИЯ УСТОЙЧИВОЙ РАБОТЫ СЛОЖНЫХ ТЕХНИЧЕСКИХ СИСТЕМ, содержащее коррелятор, анализатор случайного процесса, вычислительный блок, блок возведения в степень, блок транспонирования матриц, элементы ИЛИ, блок умножения, блок управления, элементы И, блок формирования матриц, блок памяти, блок обращения матриц, сумматоры, блок сравнения, регистратор, группы входных регистров, входной регистр, коммутатор, группу блоков вычитания, группы квадраторов, группы блоков умножения, группу элементов ИЛИ, накопительные сумматоры, блоки извлечения квадратного корня, элементы задержки (ЭЗ), блок деления, группы регистров, группу коммутаторов, группы блоков индикации, блок оценки минимального значения, группу блоков сравнения, группу ЭЗ, генератор тактовых импульсов и распределитель импульсов (РИ). (Патент на изобретение №2475828 от 20.02.2013).
Устройство аппаратурно реализует выражение
Figure 00000001
где
Figure 00000002
- функция надежности или вероятность того, что за время t=n×Δτ ни разу внешнее по отношению к эксплуатируемому устройству воздействие не превышает допустимого;
Figure 00000003
- функция распределения сопротивляемости, обоснования и исчерпывающая характеристика допустимого предела величин внешнего воздействия, приводящего устройство к отказу;
Figure 00000004
- наибольшее случайное воздействие на интервале времени, равном периоду корреляции;
Figure 00000005
- функция распределения наибольших значений внешнего воздействия;
n - число периодов корреляции внешнего воздействия n=t/Δτ;
Δτ - период корреляции исследуемого сигнала;
Figure 00000006
- условная функция распределения внешнего воздействия относительно гипотезы о том, что предельное (допустимое) значение воздействия принадлежит элементарному отрезку
Figure 00000007
;
Figure 00000008
- вероятность элементарной гипотезы.
При синтезе свойств СТС устройство определяет из выражения (1) дискретные значения
Figure 00000009
плотности функции распределения сопротивляемости. Исходной информацией в этом случае для работы устройства являются заданные значения функции надежности
Figure 00000010
и функции
Figure 00000011
распределения наибольших значений внешнего воздействия
Figure 00000012
.
При этом устройство реализует алгоритм, вытекающий из следующих преобразований.
В уравнении
Figure 00000013
представляющем компактную матричную форму записи уравнения (1), вектор
Figure 00000014
характеризует требования к синтезируемой СТС. Эффективным методом решения системы линейных алгебраических уравнений вида (2) является метод Зейделя.
Для обеспечения положительной определенности матрицы задачи умножим левую и правую часть уравнения (2) на матрицу ВT. В результате вместо уравнения (2) решается уравнение
Figure 00000015
где - ВT транспортирования матрица
Figure 00000016
;
Figure 00000017
- вектор правой части уравнения (2) - функция надежности.
Введем обозначения
Figure 00000018
Figure 00000019
Перепишем уравнения (3) с учетом введенных обозначений
Figure 00000020
В векторно-матричной форме алгоритм решения системы (6) методом Зейделя (n+1)-ом шаге итерации имеет следующий вид:
Figure 00000021
где ϕn+1 - искомый вектор приближения на текущем (n+1)-ом шаге итерации;
ϕn - то же, на предыдущем шаге итерации.
Figure 00000022
Figure 00000023
которые получаются из исходной матрицы Ф.
Устойчивость решения осуществляется следующим образом. В первое слагаемое правой части формулы (7) в качестве сомножителя вводятся значения коэффициента стабильности αк:
Figure 00000024
где m - k-oe из количества последовательно подставляемых в формулу (10) значений коэффициента αk
αk - коэффициент регуляризации (стабильности) (его значения задаются на основе теоретических исследований).
Оптимальность полученного решения оценивается по критерию минимума эвклидовой нормы отклонения площади под кривой
Figure 00000025
, от эталонного значения
Figure 00000026
, которое является плотностью функции распределения проектного значения сопротивляемости. Величина этого отклонения εk определяется по следующей формуле:
Figure 00000027
где
Figure 00000028
эталонное значение, которое является плотностью функции распределения проектного значения сопротивляемости.
Figure 00000029
; k=1, …, m;
Figure 00000025
- полученные в результате решения (10) значения кривой плотности функции распределения сопротивляемости;
Δх - длина интервала разбиения аргумента х этой функции;
Р - число интервалов этого разбиения.
Недостатком этого устройства является значительное увеличение количества итераций при определении плотности функции распределения сопротивляемости
Figure 00000025
- полученные в результате решения уравнения (10), что в целом снижает оперативность вычислительного процесса.
Техническим результатом заявленного изобретения является снижение количества итераций
Figure 00000030
при решении задачи оптимального управления надежностью методом ускоренного спуска, а также повышение оперативности и обеспечения стабильности (устойчивости) вычислений при решения данной задачи за счет введения параметров регуляризации. Все это, в конечном итоге, приводит к повышению точности оценки искомой плотности функции распределения различных параметров СТС и устойчивой их работы благодаря возможности корректировки этих параметров.
Для получения оптимального количества итераций
Figure 00000031
и оптимального значения проектного значения плотности функции распределения сопротивляемости
Figure 00000032
по формуле (10) нужно ввести целевой функционал
Figure 00000033
. Данный функционал вводится из уравнений связи между характеристиками комплекса испытаний и показателями надежности в виде
Figure 00000034
где
Figure 00000035
- функция надежности в виде:
Figure 00000036
Запишем уравнение (12) в следующей форме
Figure 00000037
Уравнение (13) кратко записывается в операторном виде
Figure 00000038
где L - интегральный оператор в матричном виде.
Уравнение (14) теперь можно записать по аналогии с выражением (1) и (2) в виде
Figure 00000039
Соответственно уравнение (1) запишется в виде
Figure 00000040
где
Figure 00000041
- известная функция распределения наибольшего значения нагрузки после n испытаний.
Уравнение (16) записывается в операторном виде
Figure 00000042
где В - интегральный оператор в матричном виде.
Таким образом обобщенная устойчивая математическая модель прямой задачи оптимизации управления надежностью записывается в следующем виде
Figure 00000043
при следующих ограничениях:
Figure 00000044
Figure 00000045
t0≤t≤T;
Δτ>0
x(t0)=x0
x(t1)=x1
где x(t)={х1, …, хm} и n(x1, х2, …, xm)={n1, …, nn} - соответственно вектор-функции состояния объекта и управления с целевым функционалом
Figure 00000046
и управляющими функциями n(х1, …, хm),
B и L соответственно интегральные операторы для уравнений целевого функционала и уравнения ограничений для заданной надежности,
Figure 00000047
- целевой функционал вероятности отказа в n(х1, …, хm)-й итерации,
Δτ - период корреляции стационарного случайного процесса,
n - число итераций выражения (10) или число испытаний СТС,
m - количество элементов в строке матричного уравнения,
r - заданная надежность СТС в матричном виде,
Figure 00000048
- известная функция распределения наибольшего значения нагрузки после n испытаний,
Figure 00000049
- случайная величина сопротивляемости, необратимые изменения которой в процессе испытаний не учитываются;
Figure 00000050
- есть плотность функции распределения случайной величины
Figure 00000051
, которая является результатом решения модели (18).
Решение данной задачи заключается в определении оптимального количества итераций
Figure 00000052
, при которых функционал
Figure 00000053
уравнения (18) или вероятность отказа СТС
Figure 00000054
достигают минимальных значений для r.
Устройство аппаратурно реализует выражение (18). В этом случае случайная величина
Figure 00000055
заменяется значением плотности функции распределения
Figure 00000056
.
В дальнейших расчетах устройство реализует решение задачи минимизации функционала
Figure 00000057
уравнения (18) методом ускоренного спуска, сочетающего в себе метод найскорейшего спуска с использованием ускоренного метода перебора по следующему алгоритму:
Определяется в общем виде градиент целевого функционала
Figure 00000058
по формуле
Figure 00000059
Необходимым условием минимизации целевого функционала
Figure 00000060
уравнения (18) является
∇{J[n(ϕ1, …, ϕm)]}=0
т.е. все частные производные
Figure 00000061
Достаточное условие как правило входит в исходную информацию для работы данного устройства, для которой вторые частные производные функции
Figure 00000062
должны быть положительными.
Далее устройство реализует построение итерационной последовательности n(ϕ1, …, ϕm)={nl, …, nn} по следующему сценарию:
Вся итерационная последовательность ni(ϕ1, …, ϕm) строится в два этапа.
Первый этап. Ускоренным методом перебора определяются первичные элементы n1i(ϕ11, …, ϕ1m) 1i-той итерационной последовательности для плотности распределения сопротивляемости
Figure 00000063
согласно (10), которая в начале увеличивается по линейному закону, что в целом предполагает возможность расчета искомой плотности функции распределения СТС
Figure 00000064
с минимальной погрешностью.
Процесс вычисления первичных элементов n1i(ϕ11, …, ϕ1m) 1i- итерационной последовательности для плотности функции распределения сопротивляемости
Figure 00000065
по формуле (10) вычисляется:
1-е допущение. Базовое значение погрешности плотности функции распределения СТС
Figure 00000066
задается по критерию минимума эвклидовой нормы отклонения площади под кривой
Figure 00000067
от эталонного значения
Figure 00000068
, (формула 11)
Figure 00000069
при котором выполняются условия выполнения линейного закона, т.е. искомая плотность функции распределения СТС
Figure 00000070
вычисляется с минимальной погрешностью.
В этом случае погрешность плотности функции распределения сопротивляемости СТС
Figure 00000071
определяется из прототипа
Figure 00000072
Если погрешность определяется условием (20), то 1-е итерации n1i(,ϕ11…ϕ1m) исключаются из расчета
Figure 00000073
.
Процесс вычислений количества первичных элементов итерационной последовательности n1i(, ϕ11…ϕ1m) ускоренным методом перебора продолжается до тех пор, пока выполняется условие (20).
Момент окончания метода ускоренного перебора фиксируется номером итерационной последовательности n1i(ϕ11, …, ϕ1m), при котором погрешность плотности функции распределения СТС
Figure 00000074
определяется условием
Figure 00000075
Второй этап. Методом найскорейшего спуска определяются элементы n2i(ϕ21, …, ϕ2m) 2i-ой итерационной последовательности по алгоритму:
- задаются начальные значения плотности распределения сопротивляемости для начальной итерации n2i(ϕ21, …, ϕ2m), которая является исходной точкой итерационной последовательности {n2i, …, n2n) итераций и совпадает с моментом окончания ускоренного метода перебора (условие (21) для 1-го этапа).
Обозначим начальную итерацию как
Figure 00000076
.
В определяемый градиент в общем виде
Figure 00000077
по формуле (19) подставляем координаты начальной итерации
Figure 00000076
.
Определяем градиент
Figure 00000078
Figure 00000079
2-е допущение. Для повышения устойчивости вычислений по формуле (22) введем вместо приращений Δϕ1…Δϕm параметры регуляризации η1……ηm в формуле (19), которые задаются исходя из требуемой погрешности вычисления производных в формуле (19).
Тогда градиент
Figure 00000080
определяется в виде частных производных
Figure 00000081
Figure 00000082
Введем следующие обозначения
Figure 00000083
;
Figure 00000084
Тогда градиент
Figure 00000085
определятся как
Figure 00000086
Затем определяется следующая итерация
Figure 00000087
по формуле
Figure 00000088
где h1 - длина шага данной итерации, которая определяется по следующему алгоритму:
Перепишем уравнение (25) с учетом выражения (24) и введенных обозначений в следующем виде
Figure 00000089
- Подставляя координаты точки
Figure 00000090
из уравнения (26) в уравнение (23), определяем градиент
Figure 00000091
по формуле
Figure 00000092
3-е допущение. Номера итерационной последовательности n2i(x2i, …, x2m) рассматриваются в виде ортогональных векторов.
Тогда согласно свойству произведения ортогональных векторов составляется следующее уравнение
Figure 00000093
- Подставляя координаты 1-й итерации
Figure 00000094
и выражение (26) в формулу (28) получим
Figure 00000095
Из этого выражения определяем длину шага h1 в виде
Figure 00000096
Figure 00000097
Устройство аппаратурно реализует решение алгебраического уравнения (30) для определения h1.
Подставляя выражение 30 в формулу (27) вычисляется
градиент
Figure 00000098
по формуле.
Figure 00000099
Введем обозначения
Figure 00000100
Figure 00000101
Тогда градиент
Figure 00000102
вычисляется в
виде
Figure 00000103
и приравнивается 0.
L1, …… Lm - частные производные
Figure 00000104
по ϕ1……ϕm, которые вычисляются по аналогии с расчетом (23).
4-е допущение. Для сокращения вычислений градиента
Figure 00000105
будем полагать, что
Figure 00000106
при условии, что все Пk=0
Если градиент
Figure 00000107
, то выполняется следующая итерация
Figure 00000108
Figure 00000109
Длина шага h2 для уравнения (33) находится аналогично по ранее рассмотренному алгоритму.
Затем вычисляется градиент
Figure 00000110
по аналогии с расчетом (32).
Если градиент
Figure 00000111
, то итерационный процесс вычислений элементов минимизируемой последовательности {n21, …, n2n} итераций, продолжается до тех пор пока не будет выполнятся условие минимизации
Figure 00000112
, при котором градиент
Figure 00000113
. В этом случае количество итераций
Figure 00000114
будет оптимальным или минимальным.
Технический результат подтверждается числовым примером решения 2-мерной задачи для уравнения 10 двумя методами: методом Зейделя и методом ускоренного спуска для уравнения (18).
Условие задачи. Определить оптимальные значения плотности распределения сопротивляемости
Figure 00000115
при заданной надежности
Figure 00000116
СТС для следующей задачи.
1. Решить следующую систему уравнений для 2-мерной задачи методом Зейделя по формуле (10)
Figure 00000117
где ϕ1(х1) - плотность распределения сопротивляемости СТС в момент времени t1
ϕ2(х2) - плотность распределения сопротивляемости СТС в момент времени t2
α=1 - параметр регуляризации.
Начальная итерация n(0)(ϕ1, ϕ2) для системы уравнений (34) задается как ϕ1(х1)=1,2 ϕ2(х1)=0
Решение системы (34) с точностью до 4-х знаков приводится в таблице 1
Figure 00000118
Из таблицы видно, что решение системы достигается 4-й итерацией n(4)(ϕ1, ϕ2), при этом соответственно ϕ1(х2)=1,00001 ϕ2(х2)=1,99991.
2. Решить предыдущую систему уравнений (33) методом ускоренного спуска по формуле (18).
Условие задачи. Определить такие значения плотности распределения сопротивляемости
Figure 00000119
, при которых при заданной надежности СТС обеспечивается минимальная вероятность отказа СТС.
Для решения данной задачи вводится целевой функционал для вероятности отказа
Figure 00000120
и составляется уравнение оптимального управления для системы уравнений (34) на основе уравнения (18).
Figure 00000121
При следующих ограничениях
Figure 00000122
Начальная итерация для данной задачи n(0)(ϕ1, ϕ2) определяется методом ускоренного перебора: ϕ1(х1)=1,2; ϕ2(х2)=1,88 исходя из условия (21) и условия выполнения линейного закона: увеличения плотности распределения сопротивляемости
Figure 00000123
от номера итерации n(i)(ϕ1, ϕ2).
Затем находятся градиент
Figure 00000124
пo формуле (19) по частным производным уравнения (34) по ϕ1 и ϕ2 и приравнивается 0. Далее определяются такие ϕ1 и ϕ2, при которых градиент целевого функционала
Figure 00000125
равен 0.
Решение данной системы с точностью до 4-х знаков приводится в таблице 2
Figure 00000126
Из таблицы видно, что расчет уравнения оптимального управления (34) достигается 2-й итерацией n(2)(ϕ1, ϕ2), при этом соответственно ϕ1(х2)=1,00001 ϕ2(х2)=1,99991.
Таким образом метод ускоренного спуска дает выигрыш по сравнения с методом ЗЕЙДЕЛЯ примерно в 2 раза по количеству итераций.
Устройство формирования оптимальных управляющих воздействий для обеспечения устойчивой работы сложных технических систем, содержащее коррелятор и анализатор случайного процесса, первый вход которого соединен с входом устройства, а второй вход - с выходом коррелятора, вход которого соединен с входом устройства, последовательно соединенные вычислительный блок, вход которого подключен к выходу анализатора случайного процесса, блок возведения в степень и блок транспортирования матриц, блок управления, первый сумматор, блок памяти, блок произведения, блок обращения матриц, регистратор, три элемента И, три элемента ИЛИ, блок формирования матриц, второй сумматор и первый блок сравнения, четыре входа блока памяти соединены соответственно с соответствующими выходами блока управления, пятый вход - с входом устройства, шестой вход - с первым выходом второго сумматора, с первого по третий выходы через первый элемент ИЛИ - с первым входом блока произведения, а четвертый выход - с первым входом второго сумматора, второй вход которого через второй элемент И соединен с выходом блока произведения, соединенным через третий элемент И с первым входом блока формирования матриц, первый выход которого соединен с первым входом второго элемента ИЛИ, а второй выход - через блок обращения матриц с четвертым входом первого элемента ИЛИ, третий вход второго сумматора соединен с выходом первого блока сравнения, выходы блока управления соединены с вторыми входами первого, второго и третьего элементов И и со вторым и третьим входами блока формирования матриц, а вход - с выходом первого блока сравнения, вход которого соединен через первый сумматор с первым выходом второго сумматора, второй выход которого соединен с регистратором, вход блока транспортирования матриц соединен с пятым входом первого элемента ИЛИ, а выход - со вторым входом второго элемента ИЛИ, подключенного выходом ко второму входу блока произведения, первую и вторую группы входных регистров, первая из которых состоит из m элементов, а вторая из Р элементов, первый входной регистр, коммутатор, блок умножения, первую группу блоков вычитания, первую и вторую группы квадраторов, первую и вторую группы блоков умножения, первую группу элементов ИЛИ, каждая из которых состоит из Р элементов, первый и второй накопительные сумматоры, первый и второй блоки извлечения квадратного корня, первый элемент задержки (ЭЗ), первый блок деления, первую группу регистров, группу коммутаторов, первую группу блоков индикации, каждая из которых состоит из m×р элементов, блок оценки минимального значения, вторую групп регистров, первую группу блоков сравнения, первую группу ЭЗ, вторую группу блоков индикации, каждая из которых состоит из m элементов, генератор тактовых импульсов и распределитель импульсов, тактовый вход которого соединен с выходом генератора тактовых импульсов, первый выход - с входами записи каждого элемента первой и второй группы входных регистров и входом записи первого входного регистра, с второго по 1+m-ый выходы - с входами считывания с первого по m-ый элементы первой группы входных регистров, 2+m-ый выход - с входом записи каждого элемента первого столбца первой группы регистров, 3+m-ый выход - с входом считывания каждого элемента второй группы входных регистров, 4+m-ый выход - с управляющим входом каждого элемента группы коммутаторов, 5+m-ый выход - с входом считывания первого входного регистра, 6+m-ый выход - с управляющим входом коммутатора, с 7+m-го по 6+2m-ый выходы - с входами записи с первого по m-ый элементы второй группы регистров, 1+3m-ый выход - с входом считывания каждого элемента первого столбца первой группы регистров, 4+4m-ый и 5+4m-ый выходы - соответственно с входами записи и считывания каждого элемента m-го столбца первой группы регистров, 1+5m-ый выход - с входом считывания каждого элемента второй группы регистров и с управляющим входом блока оценки минимального значения, информационные входы первой группы входных регистров являются входами задания исходной информации, на которые поступают величины αk, характеризующие значение коэффициента стабильности для k-то варианта вычислений, информационные входы второй группы входных регистров являются входами задания исходной информации, на которые подаются значения
Figure 00000127
, характеризующие эталонные значения функции распределения сопротивляемости, информационный вход первого входного регистра является входом задания исходной информации, на который поступает значение Δх, характеризующее значение длины интервала разбиения аргумента х функции распределения сопротивляемости, выходы с первого по m-ый элементов первой группы входных регистров соединены с первого по m-ый входами третьего элемента ИЛИ, выход которого подключен к первому входу блока умножения, выход которого соединен с седьмым входом блока памяти, а второй вход через первый элемент И - с выходами блока произведения, выход каждого элемента второй группы входных регистров подключен к входам уменьшаемого соответствующих элементов первой группы блоков вычитания и к входам соответствующих элементов первой группы квадраторов, выход каждого из которых соединен с первым входом соответствующего элемента первой группы блоков умножения, второй вход которого подключен к первому выходу коммутатора, а выход - к входам, с первого по Р-ый первого накопительного сумматора, выход которого через первый блок извлечения квадратного корня соединен с входом делимого первого блока деления, вход делителя которого подключен через последовательно соединенные первые ЭЗ и второй блок извлечения квадратного корня к выходу второго накопительного сумматора, с первого по Р-ый входы которого соединены с выходами с первого по Р-ый элементов второй группы блоков умножения, первые входы каждого из которых подключены ко второму выходу коммутатора, а вторые входы - к выходам соответствующих элементов второй группы квадраторов, вход каждого из которых соединен с выходом соответствующего элемента первой группы блоков вычитания, вход вычитаемого каждого из которых подключен к выходу соответствующего элемента первой группы элементов ИЛИ, с первого по m-ый входы каждого из которых соединены со вторыми выходами каждого элемента соответствующей строки группы коммутаторов, вторые выходы каждого из элемента которой подключены к входам соответствующих элементов первой группы блоков индикации, а информационные входы элементов группы коммутаторов - к выходам соответствующих элементов первой группы регистров, информационный вход каждого из которых соединен с множественным выходом второго сумматора, выход первого блока деления подключен к информационному входу каждого элемента второй группы регистров, выходы которых соединены с входами соответствующих элементов первой группы ЭЗ и с первого по m-ый входами блока оценки минимального значения, выход которого подключен к пороговому входу каждого элемента первой группы блоков сравнения, информационные входы которых соединены с выходами соответствующих элементов первой группы ЭЗ, а выходы - с входами соответствующих элементов второй группы блоков индикации, отличающееся тем, что оно дополнительно содержит вторую группу блоков вычитания, третью и четвертую группы блоков умножения, каждая из которых состоит из m×р элементов, группу накопительных сумматоров, состоящую из р элементов, вторую группу блоков сравнения, вторую группу ЭЗ, каждая из которых состоит из m×р элементов, вторую группу элементов ИЛИ, группу ключей, группу сумматоров, третью группу ЭЗ, каждая из которых состоит из р элементов, третью группу регистров, которая состоит из m×р элементов, третью группу входных регистров, четвертую группу ЭЗ, третью группу квадраторов, пятую группу ЭЗ, каждая из которых состоит из р элементов, третий накопительный сумматор, второй ЭЗ, второй блок деления, четвертый накопительный сумматор, третью и четвертую группы блоков вычитания, группу блоков деления, пятую и шестую группы блоков умножения, каждая из которых состоит из m элементов, шестую и седьмую группы ЭЗ, третью группу блоков сравнения, каждая из которых состоит из р элементов, четвертый элемент ИЛИ, счетчик, второй блок сравнения, блок индикации, восьмую группу ЭЗ, состоящую из р элементов, девятую группу ЭЗ, состоящую из (р-1) элементов, второй входной регистр, вход записи которого соединен с первым выходом распределителя импульсов, 2+5m-ый выход которого подключен к входу считывания каждого элемента третьей группы входных регистров и группы счетчиков, 3+5m-ый выход - к входу запуска счетчика, 4+5m-ый выход - к входу считывания второго входного регистра, а первый выход - также к входу записи каждого элемента третьей группы входных регистров, 2+3m-ый и 5+4m-ый выходы распределителя импульсов соединены с входами записи различных столбцов третьего регистра, информационные входы третьей группы входных регистров являются входами задания исходной информации, на которые подаются значения ηk, характеризующие приращения величины плотности распределения сопротивляемости, информационный вход второго входного регистра является входом задания исходной информации, на который поступает значение р, характеризующее значение числа интервалов разбиения плотности функции распределения сопротивляемости, входы вычитаемого каждого элемента второй группы блоков вычитания соединены с множественным выходом анализатора случайного процесса, выходы - с первыми входами каждого элемента третьей группы блоков умножения, вторые входы каждого элемента которой к множественному выходу блока возведения в степень, а выходы - к первым входам каждого элемента четвертой группы блоков умножения, вторые входы которых подключены к выходам соответствующих элементов первой группы регистров, а выходы каждой строки - к входам с первого по m-ый, соответствующих элементов группы накопительных сумматоров, выходы которых соединены с входами соответствующих элементов восьмой группы ЭЗ, выходы которых подключены к пороговым входам третьей группы блоков сравнения, информационные входы которых подключены к выходам соответствующих элементов четвертой группы блоков вычитания, а выход первого элемента - к первому входу четвертого элемента ИЛИ, выходы со второго по р-ый элементов третьей группы блоков сравнения - к входам соответствующих элементов девятой группы ЭЗ, выход которых соединен со вторым по р-ый входом четвертого элемента ИЛИ, выход которого соединен с информационным входом счетчика, выход которого подключен к информационному входу второго блока сравнения, пороговый вход которого соединен с выходом второго входного регистра, а выход - с входом блока индикации, пороговые входы каждого элемента второй группы блоков сравнения подключены к выходу блока оценки минимального значения, информационные входы к выходам соответствующих элементов второй группы ЭЗ, входы каждого из которых соединены с выходами соответствующих элементов первой группы регистров, выходы каждого элемента второй группы блоков сравнения подключены к входам считывания соответствующих элементов третьей группы регистров, информационные входы каждого из которых соединены с выходами соответствующих элементов второй группы ЭЗ, а выходы каждой строки - с входами, с первого по m-ый соответствующих элементов второй группы элементов ИЛИ, выходы которых подключены к входам соответствующих элементов ключей, выходы которых подключены к входам соответствующих элементов третьей группы ЭЗ, третьей группы квадраторов, пятой группы ЭЗ и первыми входами каждого элемента группы сумматоров, вторые входы которых соединены с выходами соответствующих элементов третьей группы входных регистров, выходы которой подключены также к входам соответствующих элементов четвертой группы ЭЗ, выходы которой соединены с входами делителя соответствующих элементов группы блоков деления, входы делимого которых подключены к выходам соответствующих элементов третьей группы блоков вычитания, входы вычитаемого и уменьшаемого которых соединены соответственно с элементами третьей группы ЭЗ и группы сумматоров, выходы группы блоков деления подключены к первым входам соответствующих элементов пятой группы блоков умножения и к входам шестой группы ЭЗ, выходы которой соединены с первыми входами шестой группы умножения, выходы которой подключены к входам вычитаемого соответствующих элементов четвертой группы блоков вычитания, входы уменьшаемого которых соединены с выходами соответствующих элементов седьмой группы ЭЗ, выходы пятой группы ЭЗ подключены к входам соответствующих элементов седьмой группы ЭЗ и по вторым входам соответствующих элементов пятой группы блоков умножения, выходы которых соединены с входами с первым по р-ый четвертого накопительного сумматора, выход которого подключен к входу делителя второго блока деления, выход которого соединен со вторыми входами каждого элемента шестой группы блоков умножения, а вход делимого - с выходом второго ЭЗ, вход которого подключен к выходу третьего накопительного сумматора, входы которого, с первого по р-ый, соединены с выходами соответствующих элементов третьей группы квадраторов.
На фиг 1, 2 ,3, 4, 5 представлена функциональная схема устройства для принятия оптимального решения при эксплуатации сложных технических систем (для исключения громоздкости связи между РИ и управляющими входами соответствующих блоков показаны не полностью, а обозначены путем нумерации входов и выходов).
На фиг. 6 представлена циклограмма работы устройства (по оси ординат обозначены номера выходов РИ, а по оси абсцисс - число пакетов), причем длительность различных вычислительных операций (извлечения квадратного корня - двадцать тактов, возведение в квадрат - восемь тактов, умножение - восемь тактов, деление - шестнадцать тактов, сложение восьми слагаемых - семь тактов) в верхней части фиг.6 (для возможности исполнения циклограммы принято m=5, Р=8 хотя величины могут принять произвольные значения). Поскольку длительность выполнения вычислительных операций некоторыми блоками прототипа определить проблематично, на оси абсцисс выполнены "разрывы".
Устройство формирования управляющих воздействий для обеспечения устойчивой работы сложных технических систем (фиг. 1, 2, 3, 4 5) содержит коррелятор 1, анализатор 2 случайного процесса, вычислительный блок 3, блок 4 возведения в степень, блок 5 транспортирования матриц, первый элемент ИЛИ 6, блок 7 произведения, блок 8 управления, первый элемент И 9, блок 10 формирования матриц, блок 11 памяти, блок-12 обращения матриц, второй 13 и первый 14 сумматоры, блок 15 сравнения, регистратор 16, второй элемент ИЛИ 17, второй 18 и третий 19 элементы И, первую 20 и вторую 21 группы входных регистров, первая из которых состоит из m элементов, а вторая из Р элементов, первый входной регистр 22, третий элемент ИЛИ 23, коммутатор 24, блок 25 умножения, первую группу 26 блоков вычитания, первую 27 и второю 28 группы квадраторов, первую 29 и вторую 30 группы блоков умножения, первую группу 31 элементов ИЛИ, каждая из которых состоит из Р элементов, первый 32 и второй 33 накопительные сумматоры, первый 34 и второй 35 блоки извлечения квадратного корня, первый элемент 36 задержки, первый блок 37 деления, первую группу 38 регистров, группу 39 коммутаторов, первую группу 40 блоков индикации, каждая из которых состоит из m×p элементов, блок 41 оценки минимального значения, вторую группу 42 регистров, первую группу 43 блоков сравнения, первую группу 44 ЭЗ, вторую группу 45 блоков индикации, каждая из которых состоит из m элементов, генератор 46 тактовых импульсов, РИ 47, вторую группу 48 блоков вычитания, третью 49 и четвертую 50 группы блоков умножения, каждая из которых состоит из m×p элементов, группу 51 накопительных сумматоров, состоящую из р элементов, вторую группу 52 блоков сравнения, вторую группу 53 ЭЗ, из которых состоит из m×p элементов, вторую группу 54 элементов ИЛИ, группу 55 ключей, каждая из которых состоит из m элементов, третью группу 56 регистров, состоящую из m×p элементов, группу 57 сумматоров, третью группу 58 ЭЗ, каждая из которых состоит из р элементов, третью группу 59 входных регистров, четвертую группу 60 ЭЗ, третью группу 61 квадраторов, пятую группу 62 ЭЗ, каждая из которых состоит из р элементов, третий накопительный сумматор 63, второй ЭЗ 64, второй блок 65 деления, четвертый накопительный сумматор 66, третью 67 и четвертую 68 группы блоков вычитания, группу 69 блоков деления, пятую 70 и шесту 71 группы блоков умножения, каждая из которых состоит из р элементов, шестую 72 и седьмую 73 группы ЭЗ, третью труппу 74 блоков сравнения, каждая из которых состоит из р элементов, четвертый элемент ИЛИ 75, счетчик 76, второй блок 77 сравнения, второй входной регистр 78 и блок 79 индикации.
Следует подчеркнуть, что вновь введенные блоки и элементы являются стандартными.
Информация о блоках и элементах устройства изложена в следующих источниках:
1. Приборы с зарядовой связью. / Под ред. М. Хоувза и Д. Моргана: Пер. с англ. - М.: Энергоиздат, 1981. - 376 с., ил.
2. Руководство пользователя по сигнальным микропроцессорам ADSP-2100. / Пер. с англ. О.В. Луневой; Под ред. А.Д. Викторова; Санкт-Петербургский государственный электротехнический университет. - Санкт-Петербург, 1997. - 520 с.
3. В.Б. Стешенко ПЛИС фирмы "ALTERA": Проектирование устройств обработки сигналов. / М.: "Додека", 2000.
Наличие только одного входа у каждого элемента второй группы 48 блоков вычитания предполагает, что постоянное уменьшаемое, равное единице, заранее «зашито» в каждом элементе этой группы.
Устройство формирования управляющих воздействий для обеспечения устойчивой работы сложных технических систем работает следующим образом. На информационные входы каждого из элементов первой группы 20 входных регистров засылаются коэффициенты стабильности αk для K-го варианта вычислений. На информационные входы каждого из элементов второй группы 21 входных регистров подаются величины эталонного значения
Figure 00000128
Figure 00000129
-го сечения функции распределения сопротивляемости исследуемой СТС. На информационный вход первого входного регистра 22 засылается длина Δх интервала разбиения аргумента х функции распределения сопротивляемости. На информационные входы каждого из элементов третьей группы 59 входных регистров направляются значения ηk, характеризующие приращения величины плотности функции распределения сопротивляемости. На информационный вход второго входного регистра 78 засылается величина р, характеризующая значение числа интервалов разбиения плотности функции распределения сопротивляемости. При этом управляющий сигнал на входы записи групп 20, 21 и 59, а также входных регистров 22 и 78 подается с первого выхода распределителя 47 импульсов, темп работы которого задается генератором 46 тактовых импульсов.
Следующий этап оценки функции распределения сопротивляемости осуществляется, в основном, с помощью блоков прототипа.
Информация о нагрузках на исследуемую СТС, представленная в виде сигнала U(t), поступает на вход коррелятора 1 и на вход анализатора 2. В корреляторе 1 определяется автокорреляционная функция исследуемого сигнала и по ней вычисляется период его корреляции Δτ. Период корреляции задается анализатору 2, в котором исследуемый сигнал разбивается на промежутки Δτ и затем в каждом из полученных промежутков определяется наибольшее значение. По выбранным значениям максимумов из интервалов разбиения исследуемого сигнала блоком 3 определяется условная вероятность
Figure 00000130
, которая поступает в блок 4, где возводится в степень n. Информация с выхода блока 4 представляет собой матрицу В уравнения (3), которая в блоке 5 преобразуется в матрицу ВT. С выхода блоков 4 и 5 через элементы 6 и 17 матрицы В и ВT поступают в блок 7. Полученная в результате перемножения матрица Ф по сигналу К1 блока через элемент И 19 засылается в блок 10, где преобразуется в две треугольные матрицы А и D.
Блоки 5 и 10 практически идентичны и выполнены по единой схеме. Они состоят из двух счетчиков (целочисленных сумматоров) для формирования текущих номеров строки i и столбца j матрицы, блока пересылки чисел для выбора чисел из матрицы и записи этих чисел в матрицу по заданным номерам i и j и блока (блоков) памяти для хранения исходной и сформированных матриц. Отличие состоит лишь в том, что в блоке 5 достаточно одного блока памяти для матрицы В, так как транспонирование матрицы сводится к тому, что блок пересылки меняет местами симметричные относительно главной диагонали элементы матрицы В, т.е.
Figure 00000131
. В блоке 10 требуется два блока памяти, в одном из которых хранится исходная матрица Ф, преобразованная в результате работы блока пересылки в нижнюю треугольную матрицу, а в другом - сформированная с помощью блока пересылки верхняя треугольная матрица А.
По команде К2 блока 8 из блока 11 вектор r через элемент ИЛИ 6 пересылается в блок 7, где перемножается с хранимым там значением ВТ. При этом вычисляется вектор С.
На следующем этапе работы устройства по управляющему сигналу К3 блока 8 матрица D через блок 12 и элемент ИЛИ 6 подается в блок 7, где значение D-1 перемножается со значением С -- результатом предыдущей операции. Результатом перемножения является вектор g, который по команде К4 блока 8 через элемент И 9 засылается в блок 11.
В блок 7 по команде К5 блока 8 через элемент ИЛИ 6 засылается матрица А, где она перемножается с матрицей D-1. Полученная в результате перемножения матрица Н по команде К6 блока 8 через элемент И 9 пересылается на второй вход блока 25 умножения, на первый вход которого по управляющему сигналу со второго выхода РИ 47 на вход считывания первого элемента первой группы 20 входных регистров с выхода этого элемента величина α1 (значения коэффициента стабильности для первого варианта вычислений) подается через третий элемент ИЛИ 23. Результат этого умножения направляется с выхода блока 25 на вход блока 11 памяти. На этом подготовленные операции по вычислению неизвестной
Figure 00000132
методом Зейделя заканчивается.
По команде К7 блока 8 с блока 11 через элемент ИЛИ 6 в блок 7 засылается значение Н, а по команде К8 через элемент ИЛИ 6 в блок 7-приближенное ϕ° значение искомой функции ϕ. Если информация о приближенном значении отсутствует, то в качестве первого приближения в блоке 7 записывается значение ϕ°=1.
В блоке 7 матрица Н и вектор ϕ° перемножаются и произведение по команде К 9 через элемент И 18 направляется в сумматор 13, куда по команде К 8 блока 8 из блока 11 поступает вектор g. С выхода сумматора 13 искомое значение первого шага итерации (в дальнейшем n+1 шага) подается на сумматор 14, где определяется разность Δn=ϕn-ϕn+1 и на блок 11, где оно записывается вместо ϕ°. С сумматора 14 значение Δn поступает в блок 15, где значение Δn сопоставляется с заданной ошибкой вычислений Δ. В дальнейшем в этом блоке ошибка (n+1)-го шага итерации сравнивается с Δ. Если в результате сравнения оказывается, что Δn-1≤Δ, то итерационный процесс определения функции ϕ по команде блока 15 в блок 8 прекращается и значение искомой функции ϕ сумматора 13 по этой же команде выдается в регистр 16, а блок 8 приводится в исходное состояние. В противном случае итерационный процесс вычислений функции ϕ с требуемой точностью продолжается, что достигается повторной подачей команд К7-К9 с блока 8.
С выхода второго сумматора 13 значения
Figure 00000133
первого варианта вычисления функции распределения сопротивляемости засылаются на соответствующие элементы первой группы 38 регистров. Однако, запись будет осуществлена только в первом столбце этой группы потому, что сигнал с 2+m-го выхода РИ 47 будет подаваться на входы записи только с первого по р-ый элементы первого из m столбцов.
По сигналу с 3+m-го выхода РИ 47 на входы считывания второй группы 21 входных регистров значения
Figure 00000134
с выходов элементов этой группы направляются на входы уменьшаемого соответствующих элементов группы 26 блоков вычитания и на входы первой группы 27 квадраторов. По сигналу с 5+m-го выхода РИ 47 на вход считывания входного регистра 22 величина Δх поступает через коммутатор 24 на вторые входы первой группы 29 блоков умножения и на первые входы второй группы 30 блоков вычитания. По сигналу с 2+3m-го выхода РИ 47 на входы считывания первой группы 38 регистров значения
Figure 00000135
с выходов элементов первого столбца этой группы через соответствующие элементы группы 39 коммутаторов и группы 31 элементов ИЛИ подаются на входы вычитаемого соответствующих элементов группы 26 блоков вычитания.
Группы элементов 26, 28, 30 и блоки 33, 35 вычисляют числитель формулы (11). Группы элементов 27, 29 и блоки 32, 34 оценивают знаменатель формулы (11). Благодаря наличию ЭЗ 36 значения числителя и знаменателя поступают одновременно на входы делимого и делителя блока 37 деления, с выхода которого величина отклонения ε1 в соответствии с формулой (11), для первого варианта направляется на информационные входы каждого элемента второй группы 42 регистров. Однако, записано это значение будет только в первом элементе группы 42, так как сигнал на вход записи с 7+m-го выхода РИ 47 будет подаваться только на первый элемент этой группы.
В дальнейшем работа устройства проходит по уже указанной схеме, т.е., производятся вычисления при втором вариант α2 коэффициента стабильности. Работа устройства закончится тогда, когда будет произведен расчет при последнем m-ом варианте (αk=αm) и проанализированы результаты всех расчетов.
После записи в элементах второй группы 42 регистров всех m значений отклонений εk по сигналу с 1+5m-го выхода РИ 47 на входы считывания всех элементов этой группы с их выходов величины εk засылаются через соответствующие элементы группы 44 ЭЗ на информационные входы группы 43 блоков сравнения. Кроме того, значения εk подаются также на входы, с первого по m-ый, блока 41 оценки минимального значения, с выхода которого минимальное значение
Figure 00000136
отклонения направляется на пороговые входы всех элементов группы 43. Каждый элемент этой группы настроен следующим образом: если
Figure 00000137
, то на выходе элемента будет сигнал. В случае, когда
Figure 00000138
, сигнал на выходе элемента будет отсутствовать. Следовательно, во второй группе 45 блоков индикации будет высвечиваться номер варианта вычислений, соответствующий минимальной ошибке. Поэтому, в качестве оптимального нужно выбирать тот вариант функции распределения сопротивляемости анализируемой СТС, который обеспечивает минимальную ошибку.
В дальнейшем в основном будут работать вновь введенные блоки и элементы. С помощью элементов второй группы 48 вычитания третьей 49 и четвертой 50 групп блоков умножения и группы 51 накопительных сумматоров определяется величина
Figure 00000139
в соответствии с формулой (18), которая поступает на входы элементов восьмой группы ЭЗ.
Далее осуществляется сравнение значений
Figure 00000135
, поступающих из первой группы (38) регистров, и величины εmin, направляемой из блока 41 оценки минимального значения, при участии второй группы 52 блоков сравнения, и второй группы 53 ЭЗ. Элементы группы 52 построены следующим образом: если
Figure 00000140
, то на выходе элемента группы 52 будет сигнал. В противном случае (
Figure 00000141
) сигнал будет отсутствовать согласно условию (21). Следовательно, если
Figure 00000140
, то сигнал с выхода элемента группы 52 будет поступать на вход считывания соответствующего элемента третьей группы 56 регистров, откуда первое меньшее значение
Figure 00000135
первой строки направляется на один из m входов первого элемента группы 54 элементов ИЛИ. С выхода этого элемента величина,
Figure 00000142
согласно условию (21) через первый элемент группы 55 ключей будет засылаться на входы первых элементов третьей 58 и пятой 62 ЭЗ, третьей группы квадраторов и на первый вход первого элемента группы сумматоров.
Каждый элемент группы 55 ключей настроен так, что он может пропускать только один первый сигнал, т.е. одну величину
Figure 00000143
. Таким образом для дальнейшей работы устройства поступают на уже указанные группы все остальные элементы
Figure 00000135
, вплоть до
Figure 00000144
.
По сигналу с 2+5m-го выхода РИ 47 на входы считывания третьей группы 59 входных регистров значения ηk направляются с выходов этой группы на входы четвертой группы 60 ЭЗ и на вторые группы 57 сумматоров С помощью третьей 58, четвертой 60 и 62 группы ЭЗ, группы 57 сумматоров, третьей группы 67 блоков вычитания и группы 69 блоков деления осуществляется вычисление градиента
Figure 00000145
в соответствии с формулой (24).
Группы ЭЗ необходимы для обеспечения одновременного поступления сигналов на разные входы вычислительного блока.
Далее с помощью третьей группы 61 квадраторов, третьего 63 и четвертого 66 накопительных сумматоров, второго ЭЗ 64, второго блока 65 деления и пятой группы 70 блоков умножения определяется значение h1, по формуле (30). Эта величина использется для вычисления градиента
Figure 00000146
в соответствии с формулой (31). Это осуществляется с помощью шестой 72 и седьмой 73 группы ЭЗ, шестой группы 71 блоков умножения и четвертой группы 68 блоков вычитания. Значения
Figure 00000147
, выраженные через формулу (32) величинами П1, ……, Пm на информационные входы третьей группы 74 блоков сравнения, на пороговые входы которой подаются значения
Figure 00000148
с выходов восьмой группы 80 ЭЗ. Каждый элемент группы 74 настроен следующим образом. Если
Figure 00000149
, то на выходе этого элемента будет сигнал. В противном случае, когда
Figure 00000150
сигнал не появится. Следует иметь в виду, что вместо
Figure 00000151
может фигурировать величина, близкая к 0. При наличии сигнала он поступит через девятую группу 81 ЭЗ, на один из входов четвертого элемента ИЛИ 75. Наличие группы 81 необходимо для того, чтобы предотвратить одновременное поступление через элемент 75 нескольких сигналов на информационный вход счетчика 76. Это достигается тем, что с выхода первого элемента третьей группы 74 блоков сравнения сигнал направляется напрямую, без задержек, на первый вход четвертого элемента ИЛИ 75. Начиная со второго элемента группы 74 сигнал будет поступать через соответствующий элемент группы 81 ЭЗ, в данной ситуации через второй. Вход к этому элементу показан условно. Все последующие элементы группы 81 настроены так, чтобы элемент с большим номером обеспечивал более длительную задержку.
Таким образом обеспечивается последовательное поступление сигналов с выхода четвертого элемента ИЛИ 75 на информационный вход счетчика 76. При этом управляющий сигнал на вход запуска этого счетчика подается с 3+5m-го выхода РИ 47. После окончания работы счетчика 76 по управляющему сигналу блока 47 с его 4+5m-го выхода на вход считывания с выхода блока 76 результаты его подсчета засылаются на информационный вход второго блока 77 сравнения. На пороговый вход этого блока по сигналу на вход считывания второго входного регистра 78 с 4+5m-го выхода распределителя 47 импульсов направляется значение р.
Второй блок 77 сравнения настроен следующим образом. Если величина р будет равна результатам подсчета счетчиком 76, что свидетельствует о необходимом минимальном значении Пk, на выходе блока 77 появится сигнал, который приведет к загоранию на блоке 79 индикации надписи «конец работы». Когда величина р будет больше итогов подсчета, сигнала на выходе второго блока 77 сравнения не будет и устройство продолжает свою работу для выполнения следующей итерации. Порядок работы устройства представлен на циклограмме (фиг. 6).
Таким образом, технический результат заявленного изобретения достигается не за счет математического аппарата, а при помощи технических средств (блоков и элементов), упомянутых в описании работы устройства.
Описанное устройство позволяет существенно снизить количество итераций при решении задачи оптимального управления надежностью СТС методом ускоренного спуска а также обеспечить устойчивость вычислений при решения данной задачи за счет введения параметров регуляризации.
Промышленная применимость изобретения обосновывается тем, что оно может быть использовано в разных областях (отраслях) производства при получении информации для принятия решений при эксплуатации СТС с целью обеспечения заданных требований к их надежности.

Claims (1)

  1. Устройство формирования оптимальных управляющих воздействий для обеспечения устойчивой работы сложных технических систем, содержащее коррелятор и анализатор случайного процесса, первый вход которого соединен с входом устройства, а второй вход - с выходом коррелятора, вход которого соединен с входом устройства, последовательно соединенные вычислительный блок, вход которого подключен к выходу анализатора случайного процесса, блок возведения в степень и блок транспортирования матриц, блок управления, первый сумматор, блок памяти, блок произведения, блок обращения матриц, регистратор, три элемента И, три элемента ИЛИ, блок формирования матриц, второй сумматор и первый блок сравнения, четыре входа блока памяти соединены соответственно с соответствующими выходами блока управления, пятый вход - с входом устройства, шестой вход - с первым выходом второго сумматора, с первого по третий выходы через первый элемент ИЛИ - с первым входом блока произведения, а четвертый выход - с первым входом второго сумматора, второй вход которого через второй элемент И соединен с выходом блока произведения, соединенным через третий элемент И с первым входом блока формирования матриц, первый выход которого соединен с первым входом второго элемента ИЛИ, а второй выход - через блок обращения матриц с четвертым входом первого элемента ИЛИ, третий вход второго сумматора соединен с выходом первого блока сравнения, выходы блока управления соединены со вторыми входами первого, второго и третьего элементов И и со вторым и третьим входами блока формирования матриц, а вход - с выходом первого блока сравнения, вход которого соединен через первый сумматор с первым выходом второго сумматора, второй выход которого соединен с регистратором, вход блока транспортирования матриц соединен с пятым входом первого элемента ИЛИ, а выход - со вторым входом второго элемента ИЛИ, подключенного выходом к второму входу блока произведения, первую и вторую группы входных регистров, первая из которых состоит из m элементов, а вторая из Р элементов, первый входной регистр, коммутатор, блок умножения, первую группу блоков вычитания, первую и вторую группы квадраторов, первую и вторую группы блоков умножения, первую группу элементов ИЛИ, каждая из которых состоит из Р элементов, первый и второй накопительные сумматоры, первый и второй блоки извлечения квадратного корня, первый элемент задержки (ЭЗ), первый блок деления, первую группу регистров, группу коммутаторов, первую группу блоков индикации, каждая из которых состоит из m×р элементов, блок оценки минимального значения, вторую групп регистров, первую группу блоков сравнения, первую группу ЭЗ, вторую группу блоков индикации, каждая из которых состоит из m элементов, генератор тактовых импульсов и распределитель импульсов, тактовый вход которого соединен с выходом генератора тактовых импульсов, первый выход - с входами записи каждого элемента первой и второй группы входных регистров и входом записи первого входного регистра, со второго по 1+m-й выходы - с входами считывания с первого по m-й элементы первой группы входных регистров, 2+m-й выход - с входом записи каждого элемента первого столбца первой группы регистров, 3+m-й выход - с входом считывания каждого элемента второй группы входных регистров, 4+m-й выход - с управляющим входом каждого элемента группы коммутаторов, 5+m-й выход - с входом считывания первого входного регистра, 6+m-й выход - с управляющим входом коммутатора, с 7+m-го по 6+2m-й выходы - с входами записи с первого по m-й элементы второй группы регистров, 1+3m-й выход - с входом считывания каждого элемента первого столбца первой группы регистров, 4+4m-й и 5+4m-й выходы - соответственно с входами записи и считывания каждого элемента m-го столбца первой группы регистров, 1+5m-й выход - с входом считывания каждого элемента второй группы регистров и с управляющим входом блока оценки минимального значения, информационные входы первой группы входных регистров являются входами задания исходной информации, на которые поступают величины αk, характеризующие значение коэффициента стабильности для k-го варианта вычислений, информационные входы второй группы входных регистров являются входами задания исходной информации, на которые подаются значения
    Figure 00000152
    , характеризующие эталонные значения функции распределения сопротивляемости, информационный вход первого входного регистра является входом задания исходной информации, на который поступает значение Δx, характеризующее значение длины интервала разбиения аргумента х функции распределения сопротивляемости, выходы с первого по m-й элементов первой группы входных регистров соединены с первого по m-й входами третьего элемента ИЛИ, выход которого подключен к первому входу блока умножения, выход которого соединен с седьмым входом блока памяти, а второй вход через первый элемент И - с выходами блока произведения, выход каждого элемента второй группы входных регистров подключен к входам уменьшаемого соответствующих элементов первой группы блоков вычитания и к входам соответствующих элементов первой группы квадраторов, выход каждого из которых соединен с первым входом соответствующего элемента первой группы блоков умножения, второй вход которого подключен к первому выходу коммутатора, а выход - к входам, с первого по P-й первого накопительного сумматора, выход которого через первый блок извлечения квадратного корня соединен с входом делимого первого блока деления, вход делителя которого подключен через последовательно соединенные первые ЭЗ и второй блок извлечения квадратного корня к выходу второго накопительного сумматора, с первого по P-й входы которого соединены с выходами с первого по P-й элементов второй группы блоков умножения, первые входы каждого из которых подключены к второму выходу коммутатора, а вторые входы - к выходам соответствующих элементов второй группы квадраторов, вход каждого из которых соединен с выходом соответствующего элемента первой группы блоков вычитания, вход вычитаемого каждого из которых подключен к выходу соответствующего элемента первой группы элементов ИЛИ, с первого по m-й входы каждого из которых соединены со вторыми выходами каждого элемента соответствующей строки группы коммутаторов, вторые выходы каждого из элемента которой подключены к входам соответствующих элементов первой группы блоков индикации, а информационные входы элементов группы коммутаторов - к выходам соответствующих элементов первой группы регистров, информационный вход каждого из которых соединен с множественным выходом второго сумматора, выход первого блока деления подключен к информационному входу каждого элемента второй группы регистров, выходы которых соединены с входами соответствующих элементов первой группы ЭЗ и с первого по m-й входами блока оценки минимального значения, выход которого подключен к пороговому входу каждого элемента первой группы блоков сравнения, информационные входы которых соединены с выходами соответствующих элементов первой группы ЭЗ, а выходы - с входами соответствующих элементов второй группы блоков индикации, отличающееся тем, что оно дополнительно содержит вторую группу блоков вычитания, третью и четвертую группы блоков умножения, каждая из которых состоит из m×p элементов, группу накопительных сумматоров, состоящую из р элементов, вторую группу блоков сравнения, вторую группу ЭЗ, каждая из которых состоит из m×p элементов, вторую группу элементов ИЛИ, группу ключей, группу сумматоров, третью группу ЭЗ, каждая из которых состоит из р элементов, третью группу регистров, которая состоит из m×p элементов, третью группу входных регистров, четвертую группу ЭЗ, третью группу квадраторов, пятую группу ЭЗ, каждая из которых состоит из р элементов, третий накопительный сумматор, второй ЭЗ, второй блок деления, четвертый накопительный сумматор, третью и четвертую группы блоков вычитания, группу блоков деления, пятую и шестую группы блоков умножения, каждая из которых состоит из m элементов, шестую и седьмую группы ЭЗ, третью группу блоков сравнения, каждая из которых состоит из р элементов, четвертый элемент ИЛИ, счетчик, второй блок сравнения, блок индикации, восьмую группу ЭЗ, состоящую из р элементов, девятую группу ЭЗ, состоящую из (p-1) элементов, второй входной регистр, вход записи которого соединен с первым выходом распределителя импульсов, 2+5m-й выход которого подключен к входу считывания каждого элемента третьей группы входных регистров и группы счетчиков, 3+5m-й выход - к входу запуска счетчика, 4+5m-й выход - к входу считывания второго входного регистра, а первый выход - также к входу записи каждого элемента третьей группы входных регистров, 2+3m-й и 5+4m-й выходы распределителя импульсов соединены с входами записи различных столбцов третьего регистра, информационные входы третьей группы входных регистров являются входами задания исходной информации, на которые подаются значения ηk, характеризующие приращения величины плотности распределения сопротивляемости, информационный вход второго входного регистра является входом задания исходной информации, на который поступает значение р, характеризующее значение числа интервалов разбиения плотности функции распределения сопротивляемости, входы вычитаемого каждого элемента второй группы блоков вычитания соединены с множественным выходом анализатора случайного процесса, выходы - с первыми входами каждого элемента третьей группы блоков умножения, вторые входы каждого элемента которой к множественному выходу блока возведения в степень, а выходы - к первым входам каждого элемента четвертой группы блоков умножения, вторые входы которых подключены к выходам соответствующих элементов первой группы регистров, а выходы каждой строки - к входам с первого по m-й, соответствующих элементов группы накопительных сумматоров, выходы которых соединены с входами соответствующих элементов восьмой группы ЭЗ, выходы которых подключены к пороговым входам третьей группы блоков сравнения, информационные входы которых подключены к выходам соответствующих элементов четвертой группы блоков вычитания, а выход первого элемента - к первому входу четвертого элемента ИЛИ, выходы со второго по р-й элементов третьей группы блоков сравнения - к входам соответствующих элементов девятой группы ЭЗ, выход которых соединен со вторым по р-й входом четвертого элемента ИЛИ, выход которого соединен с информационным входом счетчика, выход которого подключен к информационному входу второго блока сравнения, пороговый вход которого соединен с выходом второго входного регистра, а выход - с входом блока индикации, пороговые входы каждого элемента второй группы блоков сравнения подключены к выходу блока оценки минимального значения, информационные входы - к выходам соответствующих элементов второй группы ЭЗ, входы каждого из которых соединены с выходами соответствующих элементов первой группы регистров, выходы каждого элемента второй группы блоков сравнения подключены к входам считывания соответствующих элементов третьей группы регистров, информационные входы каждого из которых соединены с выходами соответствующих элементов второй группы ЭЗ, а выходы каждой строки - с входами, с первого по m-й соответствующих элементов второй группы элементов ИЛИ, выходы которых подключены к входам соответствующих элементов ключей, выходы которых подключены к входам соответствующих элементов третьей группы ЭЗ, третьей группы квадраторов, пятой группы ЭЗ и первыми входами каждого элемента группы сумматоров, вторые входы которых соединены с выходами соответствующих элементов третьей группы входных регистров, выходы которой подключены также к входам соответствующих элементов четвертой группы ЭЗ, выходы которой соединены с входами делителя соответствующих элементов группы блоков деления, входы делимого которых подключены к выходам соответствующих элементов третьей группы блоков вычитания, входы вычитаемого и уменьшаемого которых соединены соответственно с элементами третьей группы ЭЗ и группы сумматоров, выходы группы блоков деления подключены к первым входам соответствующих элементов пятой группы блоков умножения и к входам шестой группы ЭЗ, выходы которой соединены с первыми входами шестой группы умножения, выходы которой подключены к входам вычитаемого соответствующих элементов четвертой группы блоков вычитания, входы уменьшаемого которых соединены с выходами соответствующих элементов седьмой группы ЭЗ, выходы пятой группы ЭЗ подключены к входам соответствующих элементов седьмой группы ЭЗ и по вторым входам соответствующих элементов пятой группы блоков умножения, выходы которых соединены с входами с первого по р-й четвертого накопительного сумматора, выход которого подключен к входу делителя второго блока деления, выход которого соединен со вторыми входами каждого элемента шестой группы блоков умножения, а вход делимого - с выходом второго ЭЗ, вход которого подключен к выходу третьего накопительного сумматора, входы которого, с первого по p-й, соединены с выходами соответствующих элементов третьей группы квадраторов.
RU2017145877A 2017-12-26 2017-12-26 Устройство формирования оптимальных управляющих воздействий для обеспечения устойчивой работы сложных технических систем RU2674281C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017145877A RU2674281C1 (ru) 2017-12-26 2017-12-26 Устройство формирования оптимальных управляющих воздействий для обеспечения устойчивой работы сложных технических систем

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017145877A RU2674281C1 (ru) 2017-12-26 2017-12-26 Устройство формирования оптимальных управляющих воздействий для обеспечения устойчивой работы сложных технических систем

Publications (1)

Publication Number Publication Date
RU2674281C1 true RU2674281C1 (ru) 2018-12-06

Family

ID=64603553

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017145877A RU2674281C1 (ru) 2017-12-26 2017-12-26 Устройство формирования оптимальных управляющих воздействий для обеспечения устойчивой работы сложных технических систем

Country Status (1)

Country Link
RU (1) RU2674281C1 (ru)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2720382C1 (ru) * 2019-07-22 2020-04-29 Федеральное государственное казенное военное образовательное учреждение высшего образования "Ярославское высшее военное училище противовоздушной обороны" Министерства обороны Устройство для определения значений характеристик готовности изделия к применению
RU2752800C1 (ru) * 2020-09-29 2021-08-06 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ Устройство для организации базы эталонов единиц величин
RU207467U1 (ru) * 2021-04-22 2021-10-28 Максим Владимирович Окороков Устройство оценки безотказности технических систем при распределении Вейбулла времени безотказной работы

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU539301A1 (ru) * 1974-07-30 1976-12-15 Предприятие П/Я А-3852 Управл юща логическа машина
US5615140A (en) * 1994-02-14 1997-03-25 Matsushita Electric Industrial Co., Ltd. Fixed-point arithmetic unit
RU2273559C1 (ru) * 2004-11-18 2006-04-10 Александр Алексеевич Бурба Устройство для выбора управляющих воздействий
RU2475828C1 (ru) * 2011-12-29 2013-02-20 Федеральное государственное унитарное предприятие "Научно-производственное объединение им. С.А. Лавочкина" Устройство формирования управляющих воздействий для обеспечения устойчивой работы сложных технических систем

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU539301A1 (ru) * 1974-07-30 1976-12-15 Предприятие П/Я А-3852 Управл юща логическа машина
US5615140A (en) * 1994-02-14 1997-03-25 Matsushita Electric Industrial Co., Ltd. Fixed-point arithmetic unit
RU2273559C1 (ru) * 2004-11-18 2006-04-10 Александр Алексеевич Бурба Устройство для выбора управляющих воздействий
RU2475828C1 (ru) * 2011-12-29 2013-02-20 Федеральное государственное унитарное предприятие "Научно-производственное объединение им. С.А. Лавочкина" Устройство формирования управляющих воздействий для обеспечения устойчивой работы сложных технических систем

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2720382C1 (ru) * 2019-07-22 2020-04-29 Федеральное государственное казенное военное образовательное учреждение высшего образования "Ярославское высшее военное училище противовоздушной обороны" Министерства обороны Устройство для определения значений характеристик готовности изделия к применению
RU2752800C1 (ru) * 2020-09-29 2021-08-06 ФЕДЕРАЛЬНОЕ ГОСУДАРСТВЕННОЕ КАЗЕННОЕ ВОЕННОЕ ОБРАЗОВАТЕЛЬНОЕ УЧРЕЖДЕНИЕ ВЫСШЕГО ОБРАЗОВАНИЯ "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МИНИСТЕРСТВА ОБОРОНЫ РОССИЙСКОЙ ФЕДЕРАЦИИ Устройство для организации базы эталонов единиц величин
RU207467U1 (ru) * 2021-04-22 2021-10-28 Максим Владимирович Окороков Устройство оценки безотказности технических систем при распределении Вейбулла времени безотказной работы

Similar Documents

Publication Publication Date Title
RU2674281C1 (ru) Устройство формирования оптимальных управляющих воздействий для обеспечения устойчивой работы сложных технических систем
Kress Numerical analysis
Negi et al. Reliability analysis of non-repairable complex system with weighted subsystems connected in series
CN105426345A (zh) 一种矩阵求逆运算方法
GB1588535A (en) Content-addressable memories
CN112068798B (zh) 一种实现网络节点重要性排序的方法及装置
CN110826719A (zh) 一种量子程序的处理方法、装置、存储介质和电子装置
EP0425296A2 (en) Speedup for solution of systems of linear equations
US20220137941A1 (en) Compilation method, apparatus, computing device and medium
US4115867A (en) Special-purpose digital computer for computing statistical characteristics of random processes
RU2475828C1 (ru) Устройство формирования управляющих воздействий для обеспечения устойчивой работы сложных технических систем
Chan et al. Unbinned profiled unfolding
RU2410750C1 (ru) Устройство для оценки выполнения научно-исследовательских и опытно-конструкторских работ
Bini et al. A defect-correction algorithm for quadratic matrix equations, with applications to quasi-Toeplitz matrices
Chervyakov et al. Computation of positional characteristics of numbers in RNS based on approximate method
Arteaga et al. Building covariance matrices with the desired structure
Bihlo et al. Invariant discretization schemes using evolution-projection techniques
Puchala et al. Numerical accuracy of integral images computation algorithms
Fan Convergence of numerical solutions to stochastic differential equations with Markovian switching
RU2470365C1 (ru) Устройство для технико-экономической оценки выполнения научно-исследовательских и опытно-конструкторских работ
RU2629641C1 (ru) Цифровое прогнозирующее устройство
US5309385A (en) Vector division processing method and system
Berdjoudj et al. Measure of performances of the strong stability method
RU2709160C1 (ru) Устройство обращения треугольной матрицы
SU942037A1 (ru) Веро тностный коррелометр

Legal Events

Date Code Title Description
PC43 Official registration of the transfer of the exclusive right without contract for inventions

Effective date: 20200619