RU2709160C1 - Устройство обращения треугольной матрицы - Google Patents

Устройство обращения треугольной матрицы Download PDF

Info

Publication number
RU2709160C1
RU2709160C1 RU2018125286A RU2018125286A RU2709160C1 RU 2709160 C1 RU2709160 C1 RU 2709160C1 RU 2018125286 A RU2018125286 A RU 2018125286A RU 2018125286 A RU2018125286 A RU 2018125286A RU 2709160 C1 RU2709160 C1 RU 2709160C1
Authority
RU
Russia
Prior art keywords
computing module
matrix
input
output
computing
Prior art date
Application number
RU2018125286A
Other languages
English (en)
Inventor
Артем Николаевич Новиков
Екатерина Евгеньевна Новикова
Original Assignee
Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МО РФ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МО РФ filed Critical Федеральное государственное казенное военное образовательное учреждение высшего образования "Военная академия Ракетных войск стратегического назначения имени Петра Великого" МО РФ
Priority to RU2018125286A priority Critical patent/RU2709160C1/ru
Application granted granted Critical
Publication of RU2709160C1 publication Critical patent/RU2709160C1/ru

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/16Matrix or vector computation, e.g. matrix-matrix or matrix-vector multiplication, matrix factorization

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Pure & Applied Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Complex Calculations (AREA)

Abstract

Изобретение относится к вычислительной технике. Технический результат заключается в повышении быстродействия работы устройства обращения треугольной матрицы за счет учета нулевых элементов выше или ниже главной диагонали треугольной матрицы. Технический результат достигается за счет устройства обращения треугольной матрицы, содержащего вычислительные модули, первый и второй блоки хранения коэффициентов и генератор тактовых импульсов, где число вычислительных модулей равно пяти. 2 ил.

Description

Изобретение относится к вычислительной технике и может быть использовано в высокопроизводительных специализированных вычислительных машинах для обращения матриц.
Известно устройство для обращения матриц [RU 1819020, 1995 г.], содержащее линейку из n+1 вычислительных модулей, два информационных входа, три настроечных входа и группу выходов. В основу работы устройства для обращения n×n матриц положен метод Гаусса-Жордана, представленный рекуррентными соотношениями.
Недостаток этого устройства заключается в больших аппаратурных затратах и, как следствие, в больших временных затратах на выполнение операции обращения.
Известно устройство для обращения матриц размерности n×n [RU 2037199, 1995 г. ], содержащее фиксированное число т вычислительных модулей, где m<n, причем каждый вычислительный модуль содержит три триггера, три параллельных регистра, пять сдвигающих регистров, умножитель, вычитатель, узел вычисления обратной величины числа, два элемента НЕ, пять элементов И, десять блоков элементов И, а также четыре блока элементов ИЛИ. В основу работы устройства положен метод Гаусса-Жордана. Вычислительный модуль работает в шести режимах. Режимы работы вычислительного модуля выполняются последовательно.
Общим недостатком этих устройств является сложность аппаратной реализации, большие аппаратурные затраты и, как следствие, большие временные затраты на выполнение операции обращения.
Известно устройство для обращения матриц [SU 1339585, 1987 г.], содержащее два блока хранения матриц, два блока формирования матриц, блок формирования обратной матрицы, блок управления. В устройстве процедура обращения организована рекуррентно. Рекуррентная процедура организуется с использованием вспомогательной матрицы и обратной к ней матрицы. Обращение осуществляется путем последовательной замены во вспомогательной матрице ее строк строками матрицы, подлежащей обращению, и нахождения на каждом шаге обратной для нее матрицы.
Однако, когда обращаемая матрица является многоэлементной, данное устройство будет функционировать со значительными временными затратами.
Известно устройство для обращения матриц [SU 1575204, 1990 г.], содержащее генератор тактовых импульсов, триггер, счетчик, блоки ввода и вывода и вычислительный блок. В устройстве реализован метод исключения обращения матрицы, основанный на алгоритме Гаусса-Жордана. Целью изобретения является расширение функциональных возможностей устройства за счет вычисления определителя обращаемой матрицы. Модификация традиционного алгоритма заключается в перестановке строк и столбцов на каждом шаге рекуррентной процедуры обращения матрицы.
Недостатком данного устройства, как и ранее рассмотренных, являются большие временные затраты на процедуру обращения матрицы.
Наиболее близким аналогом (прототипом) по совокупности существенных признаков является блок обращения ковариационной матрицы помеховых сигналов [RU 2466482, 2012 г.], в состав которого входят 11 вычислительных модулей, обеспечивающих построение обратной матрицы. В данном блоке реализован алгоритм на основе итерационного метода «окаймления», описанного, например, в [Воеводин В.В., Кузнецов Ю.А. Матрицы и вычисления. - М.: Наука, 1984, стр. 214; Фаддеев Д.К., Фаддеева В.Н. Вычислительные методы линейной алгебры. - М.-Л.: Госиздат, физ.-мат.литературы, 1963, стр. 187]. Входными сигналами блока являются сигналы от блока формирования ковариационной матрицы помеховых сигналов и от предыдущего этапа итераций. Выходными сигналами данного блока являются сигналы, поступающие на следующий этап итераций или сигналы, поступающие на перемножитель, который формирует весовые коэффициенты, т.е. сигналы, соответствующие обратной ковариационной матрице.
В соответствии с методом окаймления для перехода от блочной матрицы
Figure 00000001
порядка n к блочной матрице
Figure 00000002
порядка n+1, выполняемого на n-м шаге преобразования, дополнительно используются элементы {s1n,s2n,…,sn-1n}, образующие матрицу-столбец В, элементы {sn1,sn2,…,snn-1}, образующие матрицу-строку С, и snn, образующий элемент D. С использованием данных элементов матрица
Figure 00000003
определяется как [6, 7]
Figure 00000004
где
Figure 00000005
В первом вычислительном модуле формируется матрица
Figure 00000006
во втором вычислительном модуле - произведение
Figure 00000007
в третьем вычислительном модуле - произведение
Figure 00000008
в четвертом вычислительном модуле - произведение
Figure 00000009
в пятом вычислительном модуле - произведение
Figure 00000010
в шестом вычислительном модуле - произведение
Figure 00000011
в седьмом вычислительном модуле - произведение
Figure 00000012
в восьмом вычислительном модуле - элемент матрицы
Figure 00000013
в девятом вычислительном модуле -
Figure 00000014
в десятом вычислительном модуле - Н-1, в одиннадцатом вычислительном модуле - матрица более высокого порядка
Figure 00000015
Выходы первого вычислительного модуля подключены к входам второго, третьего и восьмого вычислительных модулей. Выходы второго вычислительного модуля электрически связаны с входами четвертого вычислительного модуля. Первые выходы четвертого вычислительного модуля подключены к первым входам пятого вычислительного модуля, а вторые выходы четвертого вычислительного модуля подключены к входам одиннадцатого вычислительного модуля. Вторые входы пятого вычислительного модуля подключены ко вторым выходам третьего вычислительного модуля. Выходы пятого вычислительного модуля электрически связаны с входами восьмого вычислительного модуля. Выходы восьмого вычислительного модуля подключены к входам одиннадцатого вычислительного модуля. Выходы третьего вычислительного модуля электрически связаны с входами шестого и седьмого вычислительных модулей. Выход шестого вычислительного модуля подключен к входу девятого вычислительного модуля. Выход девятого вычислительного модуля подключен к входу десятого вычислительного модуля. Первый выход десятого вычислительного модуля электрически связан с входом одиннадцатого вычислительного модуля. Второй выход десятого вычислительного модуля электрически связан с входом четвертого вычислительного модуля, а третий выход - со вторым входом седьмого вычислительного модуля. Выходы седьмого вычислительного модуля электрически связаны с входами одиннадцатого вычислительного модуля.
Недостатком устройства-прототипа является излишняя сложность реализации процесса обращения матрицы, так как при реализации метода «окаймления» не было учтено то, что матрица является треугольной.
Технический результат заключается в сокращении необходимого для обращения треугольной матрицы числа операций и, как следствие, увеличении быстродействия работы устройства обращения треугольной матрицы.
Для достижения указанного технического результата устройство обращения треугольной матрицы содержит, как и прототип, вычислительные модули. В отличие от устройства-прототипа число вычислительных модулей равно пяти. Дополнительно введены первый и второй блоки хранения коэффициентов и генератор тактовых импульсов. Выход первого вычислительного модуля подключен к третьему входу четвертого и четвертому входу пятого вычислительных модулей. Первый выход второго вычислительного модуля подключен к третьему входу пятого вычислительного модуля, а второй выход - ко второму входу четвертого вычислительного модуля, выход которого подключен ко второму входу пятого вычислительного модуля. Первый выход первого блока хранения коэффициентов подключен ко второму входу первого вычислительного модуля, второй выход - к первому входу четвертого вычислительного модуля, третий выход - ко входу третьего вычислительного модуля, выход которого подключен к первому входу пятого вычислительного модуля. Выход пятого вычислительного модуля подключен к третьему входу первого вычислительного модуля. Первый вход первого вычислительного модуля подключен к первому выходу второго блока хранения коэффициентов, второй выход которого подключен ко входу второго вычислительного модуля. Управление работой модулей и блоков производится генератором тактовых импульсов, формирующим управляющие воздействия для каждого из модулей и блоков.
Проведенный сравнительный анализ заявленного устройства и устройства-прототипа показывает, что заявленное устройство отличается тем, что:
- уменьшено число вычислительных модулей с 11 до 6;
- введены первый и второй блоки хранения коэффициентов и генератор тактовых импульсов;
- изменено схемное выполнение вычислительных модулей вследствие учета того, что матрица является треугольной;
- изменены связи между вычислительными модулями и введенными элементами.
На фиг. 1 представлена структурная схема устройства обращения треугольной матрицы.
На фиг. 2 приведена схема устройства обращения треугольной матрицы с указанием выполняемых математических действий.
В состав устройства обращения треугольной матрицы входят вычислительные модули 1-5, первый блок 6 хранения коэффициентов, второй блок 7 хранения коэффициентов и генератор 8 тактовых импульсов. Выход первого вычислительного модуля 1 подключен к третьему входу четвертого и четвертому входу пятого вычислительных модулей 4 и 5. Первый выход второго вычислительного модуля 2 подключен к третьему входу пятого вычислительного модуля 5, а второй выход - ко второму входу четвертого вычислительного модуля 4, выход которого подключен ко второму входу пятого вычислительного модуля 5. Первый выход первого блока 6 хранения коэффициентов подключен ко второму входу первого вычислительного модуля 1, второй выход - к первому входу четвертого вычислительного модуля 4, третий выход - ко входу третьего вычислительного модуля 3, выход которого подключен к первому входу пятого вычислительного модуля 5. Выход пятого вычислительного модуля 5 подключен к третьему входу первого вычислительного модуля 1. Первый вход первого вычислительного модуля 1 подключен к первому выходу второго блока 7 хранения коэффициентов, второй выход которого подключен ко входу второго вычислительного модуля 2. Управление работой модулей и блоков 1-7 производится генератором тактовых импульсов 8, формирующим управляющие воздействия для каждого из модулей и блоков.
Прежде чем рассмотреть функционирование предлагаемого устройства обращения треугольной матрицы, проведем теоретическое обоснование процесса обращения матрицы методом «окаймления» с учетом того, что она является треугольной.
В соответствии с данным алгоритмом на первом шаге из элементов sij, i=1,…,N, j=l,…,N ковариационной матрицы помеховых сигналов выбираются элементы s11, s12, s21, s22. Данные элементы позволяют сформировать блочную матрицу
Figure 00000016
размерности 2×2. Формулы, на основе которых вычисляются данные элементы
Figure 00000017
имеют вид
Figure 00000018
Figure 00000019
С учетом того, что матрица является треугольной, то в (1) операция вычисления коэффициентов будет выглядеть следующим образом:
Figure 00000020
На втором шаге происходит формирование обратной матрицы третьего порядка
Figure 00000021
Для построения данной матрицы дополнительно используются элементы s13, s23, s33, s31, s32 матрицы М, «окаймляющие» полученную на первом шаге матрицу
Figure 00000022
как приведено ниже
Figure 00000023
Однако для треугольной матрицы s13=0, s23=0. Поэтому для нахождения матрицы третьего порядка будут использоваться элементы s33, s31, s32. Элементы этой матрицы находятся с помощью формул
Figure 00000024
Figure 00000025
Figure 00000026
Figure 00000027
В общем случае для перехода от обратной матрицы
Figure 00000028
порядка n к обратной матрице
Figure 00000029
порядка n+1, выполняемого на n-м шаге преобразования, дополнительно используются элементы {0,0,…,0}, образующие матрицу-столбец В, элементы {sn+11, sn+12, …, sn+1n} образующие матрицу-строку С, а также элемент sn+1n+1, представляющий блок D, приведенные в (8).
Figure 00000030
Так как матрица-столбец В является нулевой матрицей, то есть справедлива запись В=(С×0)Т, то матрица
Figure 00000031
элементы которой определяются формулами, описанными в [6, 7], примет вид:
Figure 00000032
где Н = D = sn+1 n+1.
Схема устройства, реализующая данный алгоритм, приведена на фигуре 1. На фигуре 2 даются пояснения по выполнению математических действий.
Устройство работает следующим образом.
Первоначально, если матрица является нижней треугольной, то она преобразуется в верхнюю треугольную путем выполнения операции транспонирования. На первом шаге, как описано выше, на первый и второй входы первого вычислительного модуля 1 из первых выходов первого и второго блоков 6, 7 хранения коэффициентов извлекаются элементы исходной матрицы размерности 2×2 и формируются элементы обратной матрицы
Figure 00000033
в соответствии с формулой (2).
На втором и последующем шагах итерационного алгоритма происходит формирование обратной матрицы третьего и последующих порядков. При этом первые выходы первого и второго блоков 6, 7 хранения коэффициентов не задействуются.
Для формирования обратных матриц третьего и более высокого порядков выполняется итерационный алгоритм. На каждом шаге, за исключением последнего выполняются следующие операции. На вход второго вычислительного модуля 2 поступают со второго выхода второго блока 7 хранения коэффициентов сигналы, соответствующие элементам блока D, «окаймляющим» матрицу
Figure 00000034
Во втором вычислительном модуле 2 производится операция по формированию элемента матрицы Н-1, соответствующие математическому действию, описанному выражением (7). Сигналы с первого выхода второго вычислительного модуля 2 поступают на третьи входы пятого вычислительного модуля 5. Сигналы со второго выхода второго вычислительного модуля 2 поступают на второй вход четвертого вычислительного модуля 4. На первый вход четвертого вычислительного модуля 4 поступают сигналы со второго выхода первого блока 6 хранения коэффициентов, соответствующие матрице-строке С, «окаймляющей» матрицу
Figure 00000035
Сигналы с третьего выхода первого блока 6 хранения коэффициентов, соответствующие матрице-строке С, поступают на вход третьего вычислительного модуля 3, в котором производится умножение матрицы-строки С на нуль и ее транспонирование, то есть операция (С×0)Т. Далее сигналы с третьего вычислительного модуля 3 поступают на первый вход пятого вычислительного модуля 5. Сигналы с первого вычислительного модуля 1, соответствующие матрице
Figure 00000036
полученной на предыдущем шаге итерации поступают на четвертый вход пятого вычислительного модуля 5 и на третий вход четвертого вычислительного модуля 4, где производится операция -
Figure 00000037
Далее сигналы с выхода четвертого вычислительного модуля 4 поступают на второй вход пятого вычислительного модуля 5, где формируется матрица
Figure 00000038
Выходом пятого вычислительного модуля 5 являются сигналы обращенной матрицы
Figure 00000039
на данном этапе итераций, поступающие в процессе обращения на входы первого вычислительного модуля. После выполнения N-2 шагов итерационного алгоритма формируется обратная матрица порядка N, и обращение матрицы завершается.
Изготовление устройства обращения треугольной матрицы не представит особых затруднений, так как выполнение операций матричного умножения реализуется с использованием типовых цифровых устройств, реализующих операции умножения, сложения и вычитания.
Первый и второй блоки хранения коэффициентов могут быть выполнены на основе адресного запоминающего устройства, включающего блок памяти, дешифраторы и формирователи с регистром адреса, формирователи записи и усилители считывания с подключенным к ним регистром числа, а также блок синхронизации (управления).
Таким образом, выполнение устройства обращения треугольной матрицы с учетом того, что ее элементы выше или ниже главной диагонали равны нулю позволяет повысить быстродействие работы устройства при его упрощении вследствие уменьшения числа вычислительных модулей.

Claims (1)

  1. Устройство обращения треугольной матрицы, содержащее вычислительные модули, отличающееся тем, что дополнительно введены первый и второй блоки хранения коэффициентов и генератор тактовых импульсов, число вычислительных модулей равно пяти, причем выход первого вычислительного модуля подключен к третьему входу четвертого и четвертому входу пятого вычислительных модулей, первый выход второго вычислительного модуля подключен к третьему входу пятого вычислительного модуля, а второй выход - ко второму входу четвертого вычислительного модуля, выход которого подключен ко второму входу пятого вычислительного модуля, первый выход первого блока хранения коэффициентов подключен ко второму входу первого вычислительного модуля, второй выход - к первому входу четвертого вычислительного модуля, третий выход - к входу третьего вычислительного модуля, выход которого подключен к первому входу пятого вычислительного модуля, выход пятого вычислительного модуля подключен к третьему входу первого вычислительного модуля, первый вход первого вычислительного модуля подключен к первому выходу второго блока хранения коэффициентов, второй выход которого подключен к входу второго вычислительного модуля.
RU2018125286A 2018-07-10 2018-07-10 Устройство обращения треугольной матрицы RU2709160C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2018125286A RU2709160C1 (ru) 2018-07-10 2018-07-10 Устройство обращения треугольной матрицы

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2018125286A RU2709160C1 (ru) 2018-07-10 2018-07-10 Устройство обращения треугольной матрицы

Publications (1)

Publication Number Publication Date
RU2709160C1 true RU2709160C1 (ru) 2019-12-16

Family

ID=69006542

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2018125286A RU2709160C1 (ru) 2018-07-10 2018-07-10 Устройство обращения треугольной матрицы

Country Status (1)

Country Link
RU (1) RU2709160C1 (ru)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2466482C1 (ru) * 2011-03-16 2012-11-10 Дмитрий Давидович Габриэльян Адаптивная антенная решетка
RU2475828C1 (ru) * 2011-12-29 2013-02-20 Федеральное государственное унитарное предприятие "Научно-производственное объединение им. С.А. Лавочкина" Устройство формирования управляющих воздействий для обеспечения устойчивой работы сложных технических систем
WO2014135233A1 (en) * 2013-03-05 2014-09-12 Zf Friedrichshafen Ag Data processing technique
US20170212868A1 (en) * 2016-01-26 2017-07-27 Shing-Tung Yau Method for computing conformal parameterization
US20170262411A1 (en) * 2016-03-11 2017-09-14 Fujitsu Limited Calculator and matrix factorization method

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2466482C1 (ru) * 2011-03-16 2012-11-10 Дмитрий Давидович Габриэльян Адаптивная антенная решетка
RU2475828C1 (ru) * 2011-12-29 2013-02-20 Федеральное государственное унитарное предприятие "Научно-производственное объединение им. С.А. Лавочкина" Устройство формирования управляющих воздействий для обеспечения устойчивой работы сложных технических систем
WO2014135233A1 (en) * 2013-03-05 2014-09-12 Zf Friedrichshafen Ag Data processing technique
US20170212868A1 (en) * 2016-01-26 2017-07-27 Shing-Tung Yau Method for computing conformal parameterization
US20170262411A1 (en) * 2016-03-11 2017-09-14 Fujitsu Limited Calculator and matrix factorization method

Similar Documents

Publication Publication Date Title
Fisher et al. On the stabilization of matrices and the convergence of linear iterative processes
US4635292A (en) Image processor
US20180107630A1 (en) Processor and method for executing matrix multiplication operation on processor
JPH0526229B2 (ru)
JPH0622033B2 (ja) サンプルベクトルの離散余弦変換を計算する回路
US5491652A (en) Fast Fourier transform address generator
US11341400B1 (en) Systems and methods for high-throughput computations in a deep neural network
RU2700194C1 (ru) Унифицированная реконфигурируемая схема коммутации быстрого преобразования фурье и способ её формирования
Orović et al. A system for compressive sensing signal reconstruction
Deryabin et al. High performance parallel computing in residue number system
RU2709160C1 (ru) Устройство обращения треугольной матрицы
JPH03263276A (ja) デイジタル信号フイルタ回路
CN109669666B (zh) 乘累加处理器
US4991132A (en) Apparatus for executing division by high-speed convergence processing
RU2562389C1 (ru) Устройство обращения ковариационной матрицы помеховых сигналов
RU188978U1 (ru) Унифицированная реконфигурируемая схема коммутации быстрого преобразования фурье
Sundaramurthy et al. Some results in fixed-point fast Fourier transform error analysis
RU2717950C1 (ru) Высокоскоростное устройство быстрого преобразования фурье с бесконфликтным линейным доступом к памяти
RU2559771C2 (ru) Устройство для основного деления модулярных чисел
Nagajyothi et al. High-Speed Low Area 2D FIR Filter Using Vedic Multiplier
KR20160057590A (ko) 공통 부분식 소거 방법 및 이를 이용한 필터
RU2256226C2 (ru) Нейронная сеть для расширения кортежа числовой системы вычетов
Eilers Modular form representation for periods of hyperelliptic integrals
CN114239818B (zh) 基于tcam和lut的存内计算架构神经网络加速器
Gauß 2 Fast Fourier Transforms

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20200711