RU2647672C1 - Аналоговый процессор с функциями управления вычислениями - Google Patents

Аналоговый процессор с функциями управления вычислениями Download PDF

Info

Publication number
RU2647672C1
RU2647672C1 RU2017109430A RU2017109430A RU2647672C1 RU 2647672 C1 RU2647672 C1 RU 2647672C1 RU 2017109430 A RU2017109430 A RU 2017109430A RU 2017109430 A RU2017109430 A RU 2017109430A RU 2647672 C1 RU2647672 C1 RU 2647672C1
Authority
RU
Russia
Prior art keywords
input
situation
analog
block
output
Prior art date
Application number
RU2017109430A
Other languages
English (en)
Inventor
Николай Леонидович Дембицкий
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский авиационный институт (национальный исследовательский университет)"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский авиационный институт (национальный исследовательский университет)" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский авиационный институт (национальный исследовательский университет)"
Priority to RU2017109430A priority Critical patent/RU2647672C1/ru
Application granted granted Critical
Publication of RU2647672C1 publication Critical patent/RU2647672C1/ru

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/02—Computing arrangements based on specific mathematical models using fuzzy logic
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B11/00—Automatic controllers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/48—Analogue computers for specific processes, systems or devices, e.g. simulators
    • G06G7/66—Analogue computers for specific processes, systems or devices, e.g. simulators for control systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/02—Knowledge representation; Symbolic representation
    • G06N5/022—Knowledge engineering; Knowledge acquisition
    • G06N5/025—Extracting rules from data
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N7/00—Computing arrangements based on specific mathematical models
    • G06N7/02—Computing arrangements based on specific mathematical models using fuzzy logic
    • G06N7/04—Physical realisation
    • G06N7/043—Analogue or partially analogue implementation

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Automation & Control Theory (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Data Mining & Analysis (AREA)
  • Computing Systems (AREA)
  • Evolutionary Computation (AREA)
  • Artificial Intelligence (AREA)
  • Computational Mathematics (AREA)
  • General Health & Medical Sciences (AREA)
  • Algebra (AREA)
  • Molecular Biology (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Fuzzy Systems (AREA)
  • Biomedical Technology (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Computer Hardware Design (AREA)
  • Computational Linguistics (AREA)
  • Feedback Control In General (AREA)

Abstract

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является повышение быстродействия и снижение габаритов устройства. Устройство содержит устройство ситуационного управления (ситуатор) для проверки условия вычисления, ситуатор коммутации функции, ситуатор проверки ограничений, ситуатор вывода результатов. 3 ил.

Description

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров. Техническим результатом является расширение функциональных возможностей управления аналоговыми вычислениями, повышение быстродействия и снижение габаритов по сравнению с цифровыми системами и устройствами. Для достижения указанного технического результата предлагается включить в цепи управления аналоговыми вычислениями проверку условий вычислений и ограничений на значения выходных сигналов, исключить цифровую и программную обработку сигналов.
Область техники.
Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров.
Уровень техники.
К настоящему времени известны многочисленные варианты аналоговых процессоров, позволяющих выполнять сравнение, селекцию и ранжирование аналоговых сигналов [1, 2, 3, 4, 5]. Общим недостатком этих устройств является узкая функциональная специализация, отсутствие возможности выполнять функции логического вывода с использованием систем продукционных правил.
Наиболее близко по технической сущности к предлагаемому устройству является устройство представления и использования знаний [6], структура которого ориентирована на логический вывод в процессе интерпретации сложных информационных структур на аппаратном уровне. Устройство содержит N блоков простых отношений над понятиями, блок интерфейса, блок логического вывода, блок обработки, блок памяти.
Недостатком прототипа является высокая техническая сложность, применение цифровой и программной обработки продукционных правил, необходимость применения АЦП для обработки аналоговых сигналов, что значительно снижает возможности использования прототипа в малогабаритной и быстродействующей аппаратуре.
Задача изобретения - повышение функциональных возможностей аналоговых устройств с помощью включения в их состав схем обработки продукционных правил.
Технический результат изобретения состоит в повышении функциональных возможностей аналоговых устройств за счет введения в их состав схемных функций логической обработки продукционных правил, повышении быстродействия и уменьшения габаритов устройств, основанных на обработке знаний.
Поставленная цель в аналоговом процессоре с функциями управления вычислениями достигается тем, что в его состав включены: устройство ситуационного управления (ситуатор) проверки условия обработки, ситуатор коммутации функции, ситуатор проверки ограничений, ситуатор вывода результатов, входы аналогового блока ситуатора проверки условий подключены к входам подачи проверяемого напряжения U, ограничивающих напряжений Umin и Umax, входы логического блока ситуатора проверки условий подключены к входам подачи сигналов готовности проверяемого и ограничивающих напряжений, выход аналогового блока ситуатора проверки условий подключен к первому входу логического блока ситуатора коммутации функции, выход логического блока ситуатора проверки условий подключен ко второму входу логического блока ситуатора коммутации функции, вход аналогового блока ситуатора коммутации функции подключен к входу подачи сигнала вычисляемой функции F, третий вход логического блока ситуатора коммутации функции подключен к входу подачи сигнала готовности вычисляемой функции, выход аналогового блока ситуатора коммутации функции подключен к первому входу аналогового блока ситуатора проверки ограничений и к входу аналогового блока ситуатора вывода результатов вычислений, выход логического блока ситуатора коммутации функции подключен к первому входу логического блока проверки ограничений и к первому входу логического блока вывода результатов вычислений, второй вход аналогового блока ситуатора проверки ограничений подключен к входу подачи минимального ограничивающего напряжения Umin,огр, третий вход аналогового блока ситуатора проверки ограничений подключен к входу подачи максимального ограничивающего напряжения Umax,огр, второй вход логического блока ситуатора проверки ограничений подключен к входу подачи сигнала готовности минимального ограничивающего напряжения, третий вход логического блока ситуатора проверки ограничений подключен к входу подачи сигнала готовности максимального ограничивающего напряжения, выход аналогового блока ситуатора проверки ограничений подключен ко второму входу логического блока ситуатора вывода результатов, выход логического блока ситуатора проверки ограничений подключен к третьему входу логического блока ситуатора вывода результатов, выходы аналогового и логического блоков ситуатора вывода результатов подключены к выходам аналогового процессора.
Перечисленные отличительные признаки заявляемых изобретений позволяют повысить скорость обработки продукционных правил по сравнению с программно-цифровой обработкой, снизить техническую сложность и габариты устройства за счет перехода от цифровой обработки, требующей аналого-цифровых преобразований и применения микропроцессорной техники, к непосредственной логической обработке аналоговых сигналов, расширить функциональные возможности аналоговых устройств за счет схем управления вычислениями.
На фиг. 1 представлена структурная схема устройства.
Аналоговый процессор с функциями управления вычислениями содержит устройство ситуационного управления (ситуатор) проверки условия (1), ситуатор коммутации функции (2), ситуатор проверки ограничений (3), ситуатор вывода результатов (4). Ситуатор проверки условия обработки (1) проверяет выполнение ограничений в антецедентной части продукционного правила, ситуатор коммутации функции (2) выполняет передачу аналогового сигнала на ситуатор вывода результатов (4) в случае выполнения условий вычислений, ситуатор проверки ограничений (3) сравнивает значения аналогового сигнала с ограничивающими напряжениями, ситуатор вывода результатов (4) передает на выход устройства сформированный кортеж из аналогового сигнала и логического сигнала подтверждения вычисления функции. Каждый ситуатор состоит из аналогового блока 5 и логического блока 6 (фиг. 2) [7]. Аналоговый блок 5 выполняет обработку аналоговых сигналов и передает на выход значение аналоговой функции в случае, когда условия вычисления выполнено. Логический блок 6 проверяет возможность выполнения вычислений по логическим сигналам, подтверждающим выполнение условий, и передает на выход логический сигнал подтверждения вычисления аналоговой функции.
Аналоговый процессор с функциями управления вычислениями работает следующим образом (фиг. 1). На входы аналогового блока ситуатора проверки условий 1 подаются: проверяемое напряжение U (вход 7), ограничивающие напряжения Umin (вход 8) и Umax (вход 9). На входы логического блока ситуатора проверки условий 1 подаются: сигнал готовности проверяемого напряжения q(U) (вход 10), сигнал готовности ограничивающего напряжения q(Umin) (вход 11), сигнал готовности ограничивающего напряжения q(Umax) (вход 12). Ситуатор проверки условий 1 выполняет проверку условий и передает на выход аналогового блока двухуровневое напряжение u1, если сигнал готовности на выходе логического блока
Figure 00000001
. Напряжение u1 рассчитывается по правилам:
Figure 00000002
С выхода аналогового блока ситуатора проверки условий 1 сигнал проверки u1 подается на первый вход логического блока ситуатора коммутации функции 2, с выхода логического блока ситуатора проверки условий 1 сигнал готовности q1 подается на второй вход логического блока ситуатора коммутации функции 2. На вход 13 аналогового блока ситуатора коммутации функции 2 подается аналоговый сигнал функции F. На третий вход 14 логического блока ситуатора проверки условий подается сигнал готовности qF вычисляемой функции F.
Сигнал Uкф на выходе аналогового блока ситуатора коммутации функции 2 будет иметь значение, вычисляемое по правилу:
Figure 00000003
Сигнал q2 на выходе логического блока ситуатора коммутации функции 2 будет иметь значения
Figure 00000004
.
Ситуатор проверки ограничений 3 выполняет проверку значения функции F. На входы аналогового блока ситуатора проверки ограничений 3 подаются: напряжение значения функции F (первый вход), ограничивающие напряжения Umin,огр и Umax,огр на второй 15 и третий 16 входы блока. На входы логического блока ситуатора проверки ограничений 3 подаются: сигнал готовности проверяемого напряжения q2 (первый вход), сигнал готовности ограничивающего напряжения q(Umin,огр) на второй вход 17, сигнал готовности ограничивающего напряжения q(Umax,огр) на третий вход 18. Ситуатор проверки ограничений 3 выполняет проверку условий и передает на выход аналогового блока двухуровневое напряжение u3 при значении сигнала готовности q3 на выходе логического блока
Figure 00000005
по правилам:
Figure 00000006
С выхода аналогового блока ситуатора проверки ограничений 3 сигнал проверки u3 подается на второй вход логического блока ситуатора вывода результатов 4, с выхода логического блока ситуатора проверки ограничений 3 сигнал готовности проверки q3 подается на третий вход логического блока ситуатора вывода результатов 4. На вход аналогового блока ситуатора вывода результатов 4 подается сигнал вычисляемой функции F с выхода аналогового блока ситуатора коммутации функции 2, а на первый вход логического блока ситуатора вывода результатов 4 подается сигнал готовности q2. выхода 19 аналогового блока ситуатора вывода результатов 4 выходное напряжение функции F полается на аналоговый выход устройства, с выхода 20 логического блока ситуатора вывода результатов 4 выходное напряжение сигнала готовности QF подается на логический выход устройства.
На (фиг. 3) показано изображение аналогового процессора с функциями управления вычислениями на принципиальной электрической схеме с номерами контактов подключения.
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый аналоговый процессор с функциями управления вычислениями обеспечивает реализацию функций логического вывода по заданным в антецедентной части продукционного правила условиям, а также обладает меньшими по сравнению с прототипом аппаратурными затратами. Достоинством предлагаемого аналогового процессора с функциями управления вычислениями является высокая скорость обработки продукционного правила, т.к. производится только аппаратными средствами без использования программной обработки и преобразований аналогового сигнала в цифровой код.
Источники информации
1. Патент RU №2173879 кл. G06G 7/25, опубликован 20.09.2001 г.
2. Патент RU №2281551 кл. G06G 7/52, опубликован 10.08.2006 г.
3. Патент RU №2446462 кл. G06G 7/52, опубликован 27.03.2012 г.
4. Патент RU №2474875 кл. G06G 7/52, опубликован 10.02.2013 г.
5. Патент RU №2514784 кл. G06G 7/25, опубликован 10.05.2014 г.
6. Патент RU №2092895 кл. G06F 15/16, опубликован 10.10.1997 г.
7. Дембицкий Н.Л. Способ управления аналоговыми вычислениями и устройство ситуационного управления для его осуществления. RU 2541850, МПК G06G 7/25.

Claims (1)

  1. Аналоговый процессор с функциями управления вычислениями, содержащий устройство ситуационного управления (ситуатор) проверки условий обработки, ситуатор коммутации функции, ситуатор проверки ограничений, ситуатор вывода результатов, входы аналогового блока ситуатора проверки условий подключены к входам подачи проверяемого напряжения U, ограничивающих напряжений Umax и Umin, входы логического блока ситуатора проверки условий подключены к входам подачи сигналов готовности проверяемого и ограничивающих напряжений, выход аналогового блока ситуатора проверки условий подключен к первому входу логического блока ситуатора коммутации функции, выход логического блока ситуатора проверки условий подключен ко второму входу логического блока ситуатора коммутации функции, вход аналогового блока ситуатора коммутации функции подключен к входу подачи сигнала вычисляемой функции F, третий вход логического блока ситуатора коммутации функции подключен к входу подачи сигнала готовности вычисляемой функции, выход аналогового блока ситуатора коммутации функции подключен к первому входу аналогового блока ситуатора проверки ограничений и к входу аналогового блока ситуатора вывода результатов вычислений, выход логического блока ситуатора коммутации функции подключен к первому входу логического блока проверки ограничений и к первому входу логического блока вывода результатов вычислений, второй вход аналогового блока ситуатора проверки ограничений подключен к входу подачи минимального ограничивающего напряжения Umin,огр, третий вход аналогового блока ситуатора проверки ограничений подключен к входу подачи максимального ограничивающего напряжения Umax,огр, второй вход логического блока ситуатора проверки ограничений подключен к входу подачи сигнала готовности минимального ограничивающего напряжения, третий вход логического блока ситуатора проверки ограничений подключен к входу подачи сигнала готовности максимального ограничивающего напряжения, выход аналогового блока ситуатора проверки ограничений подключен ко второму входу логического блока ситуатора вывода результатов, выход логического блока ситуатора проверки ограничений подключен к третьему входу логического блока ситуатора вывода результатов, выходы аналогового и логического блоков ситуатора вывода результатов подключены к выходам аналогового процессора.
RU2017109430A 2017-03-22 2017-03-22 Аналоговый процессор с функциями управления вычислениями RU2647672C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017109430A RU2647672C1 (ru) 2017-03-22 2017-03-22 Аналоговый процессор с функциями управления вычислениями

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017109430A RU2647672C1 (ru) 2017-03-22 2017-03-22 Аналоговый процессор с функциями управления вычислениями

Publications (1)

Publication Number Publication Date
RU2647672C1 true RU2647672C1 (ru) 2018-03-16

Family

ID=61629539

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017109430A RU2647672C1 (ru) 2017-03-22 2017-03-22 Аналоговый процессор с функциями управления вычислениями

Country Status (1)

Country Link
RU (1) RU2647672C1 (ru)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU93015088A (ru) * 1993-03-24 1995-09-20 Таганрогский Радиотехнический Институт Устройство выбора экстремальных значений аналоговых величин
JPH09258983A (ja) * 1996-03-19 1997-10-03 Nec Corp プロダクションシステムの競合解消装置および競合解消ルール作成装置
RU2092895C1 (ru) * 1991-05-28 1997-10-10 Григорий Николаевич Дашкиев Устройство представления и использования знаний
US5701400A (en) * 1995-03-08 1997-12-23 Amado; Carlos Armando Method and apparatus for applying if-then-else rules to data sets in a relational data base and generating from the results of application of said rules a database of diagnostics linked to said data sets to aid executive analysis of financial data
RU2445669C2 (ru) * 2010-02-15 2012-03-20 Государственное образовательное учреждение высшего профессионального образования "Уфимский государственный нефтяной технический университет" Четкий логический регулятор для управления технологическими процессами
RU2541850C2 (ru) * 2013-03-12 2015-02-20 Государственное образовательное учреждение высшего профессионального образования Московский авиационный институт (национальный исследовательский университет) (МАИ) Способ управления аналоговыми вычислениями и устройство для его осуществления

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2092895C1 (ru) * 1991-05-28 1997-10-10 Григорий Николаевич Дашкиев Устройство представления и использования знаний
RU93015088A (ru) * 1993-03-24 1995-09-20 Таганрогский Радиотехнический Институт Устройство выбора экстремальных значений аналоговых величин
US5701400A (en) * 1995-03-08 1997-12-23 Amado; Carlos Armando Method and apparatus for applying if-then-else rules to data sets in a relational data base and generating from the results of application of said rules a database of diagnostics linked to said data sets to aid executive analysis of financial data
JPH09258983A (ja) * 1996-03-19 1997-10-03 Nec Corp プロダクションシステムの競合解消装置および競合解消ルール作成装置
RU2445669C2 (ru) * 2010-02-15 2012-03-20 Государственное образовательное учреждение высшего профессионального образования "Уфимский государственный нефтяной технический университет" Четкий логический регулятор для управления технологическими процессами
RU2541850C2 (ru) * 2013-03-12 2015-02-20 Государственное образовательное учреждение высшего профессионального образования Московский авиационный институт (национальный исследовательский университет) (МАИ) Способ управления аналоговыми вычислениями и устройство для его осуществления

Similar Documents

Publication Publication Date Title
CN111247533B (zh) 用于神经网络加速的机器学习运行时库
Chin et al. A fast parallel stochastic gradient method for matrix factorization in shared memory systems
JP2022018095A (ja) マルチモーダル事前訓練モデル取得方法、装置、電子デバイス及び記憶媒体
JP7242993B2 (ja) 多言語語義表現モデルの訓練方法、装置、デバイス及び記憶媒体
EP3812908A2 (en) Method and apparatus for testing artificial intelligence chip, device and storage medium
US20230035910A1 (en) Method, system and device for parallel processing of data, and storage medium
CN112001190A (zh) 自然语言处理模型的训练方法、装置、设备及存储介质
CN111460135B (zh) 用于生成文本摘要的方法和装置
WO2022095893A1 (zh) 生成推荐信息的方法、装置
US11625583B2 (en) Quality monitoring and hidden quantization in artificial neural network computations
EP3866162A2 (en) Speech chip and electronic device
JP2022116266A (ja) ニューラルネットワークプロセッシングユニット、ニューラルネットワークの処理方法及びその装置
CN112930543A (zh) 神经网络处理装置、神经网络处理方法和神经网络处理程序
RU2647672C1 (ru) Аналоговый процессор с функциями управления вычислениями
US20210209143A1 (en) Document type recommendation method and apparatus, electronic device and readable storage medium
US11275632B2 (en) Broadcast command and response
WO2020165629A1 (en) Quality monitoring and hidden quantization in artificial neural network computations
JP2022002093A (ja) 顔編集方法、装置、電子デバイス及び可読記憶媒体
Pan et al. BitSET: Bit-serial early termination for computation reduction in convolutional neural networks
US20210209471A1 (en) Processor memory optimization method and apparatus for deep learning training tasks
US20210209345A1 (en) Method and Apparatus for Predicting Result of Appearance Changing Operation
CN110912791B (zh) 系统管理总线链路及其上拉电阻确定方法、装置和设备
CN112418418A (zh) 基于神经网络的数据处理方法、装置、存储介质及服务器
CN115688796B (zh) 用于自然语言处理领域中预训练模型的训练方法及其装置
US20230161598A1 (en) System booting method and related computer system