RU2646422C1 - Method of making semiconductor structure - Google Patents

Method of making semiconductor structure Download PDF

Info

Publication number
RU2646422C1
RU2646422C1 RU2016147488A RU2016147488A RU2646422C1 RU 2646422 C1 RU2646422 C1 RU 2646422C1 RU 2016147488 A RU2016147488 A RU 2016147488A RU 2016147488 A RU2016147488 A RU 2016147488A RU 2646422 C1 RU2646422 C1 RU 2646422C1
Authority
RU
Russia
Prior art keywords
temperature
semiconductor structure
layer
impurity concentration
silicon
Prior art date
Application number
RU2016147488A
Other languages
Russian (ru)
Inventor
Арслан Гасанович Мустафаев
Гасан Абакарович Мустафаев
Руслан Азаевич Кутуев
Асламбек Идрисович Хасанов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Чеченский государственный университет"
Priority to RU2016147488A priority Critical patent/RU2646422C1/en
Application granted granted Critical
Publication of RU2646422C1 publication Critical patent/RU2646422C1/en

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/20Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy
    • H01L21/205Deposition of semiconductor materials on a substrate, e.g. epitaxial growth solid phase epitaxy using reduction or decomposition of a gaseous compound yielding a solid condensate, i.e. chemical deposition

Abstract

FIELD: electrical engineering.
SUBSTANCE: invention relates to the field of semiconductor device manufacturing technology, in particular to the technology of obtaining silicon films on sapphire with reduced defectiveness. In the method for manufacturing the semiconductor structure, the substrate is annealed in an atmosphere of hydrogen for 2 hours at a temperature of 1,250 °C with subsequent build-up of silicon films by pyrolysis of silane in a hydrogen atmosphere at a temperature of 1,000–1,030 °C in two stages: first, an n+-layer of silicon doped from PH3, is grown with an impurity concentration of 1020 cm-3, with a growth rate of 5 mcm/min, then, an n-layer of silicon doped with AsH3, is build-up with an impurity concentration of 4*1015 cm-3, with a growth rate of 2.3 mcm/min, followed by thermal annealing at a temperature of 600 °C for 15 minutes in a hydrogen atmosphere. Next, n-channel field effect transistors and drain, source and gate electrodes are formed using standard technology.
EFFECT: proposed method for fabricating a semiconductor structure makes it possible to increase the percentage of yield of suitable devices and improve their reliability.
1 cl, 1 tbl

Description

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии получения кремниевых пленок на сапфире с пониженной дефектностью.The invention relates to the field of production technology of semiconductor devices, in particular to a technology for producing silicon films on sapphire with reduced defectiveness.

Известен способ формирования полупроводниковой структуры [Заявка №2248556 Великобритания, МКИ C23C 14/24] выращиванием посредством молекулярно лучевой эпитаксии полупроводниковых соединений GaAs на подложках Si или GaAs. Для формирования пленок используют газообразные вещества, например хлориды, бромиды или фториды Ga или In, а также PH3 или AsH3, очищенные от углерода C. Для проведения процесса обеспечивается давление 1,33*10-8 Па, нагрев подложки до 650°C. В таких полупроводниковых структурах из-за нетехнологичности процесса имплантации образуется большое количество дефектов, которые ухудшают параметры приборов.A known method of forming a semiconductor structure [Application No. 2248556 United Kingdom, MKI C23C 14/24] by growing by means of molecular beam epitaxy of semiconductor compounds of GaAs on Si or GaAs substrates. For the formation of films, gaseous substances are used, for example, Ga or In chlorides, bromides or fluorides, as well as PH3 or AsH3, purified from carbon C. A pressure of 1.33 * 10 -8 Pa is ensured for the process, and the substrate is heated to 650 ° C. In such semiconductor structures, due to the low technological quality of the implantation process, a large number of defects are formed that worsen the parameters of the devices.

Известен способ изготовления полупроводниковой структуры [Заявка №2165820 Япония, МКИ H01L 21/20] выращиванием полупроводниковых тонких пленок для создания структур кремний на сапфире. Для этого аморфную кремниевую пленку приводят в контакт с плоским графитовым основанием, содержащим на своей поверхности точечные выступы, которые располагаются на фиксированном расстоянии друг от друга. После этого структуру подвергают отжигу при температуре 500-700°C для роста твердой фазы. Кристаллические зерна растут в двух противоположных направлениях, соприкасаются друг с другом, в результате чего образуются проводящие границы между зернами. Затем структура окисляется. Графитовое основание выполняет функции затравки для твердофазного роста.A known method of manufacturing a semiconductor structure [Application No. 215858 Japan, MKI H01L 21/20] by growing semiconductor thin films to create structures of silicon on sapphire. For this, an amorphous silicon film is brought into contact with a flat graphite base containing point protrusions on its surface that are located at a fixed distance from each other. After that, the structure is annealed at a temperature of 500-700 ° C for the growth of the solid phase. Crystal grains grow in two opposite directions, are in contact with each other, resulting in the formation of conductive boundaries between the grains. Then the structure is oxidized. The graphite base acts as a seed for solid-phase growth.

Недостатками способа являются:The disadvantages of the method are:

- высокие значения токов утечек;- high leakage currents;

- высокая дефектность;- high defectiveness;

- низкая технологичность.- low manufacturability.

Задача, решаемая изобретением: снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличение процента выхода годных.The problem solved by the invention: reducing leakage currents, ensuring manufacturability, improving instrument parameters, improving quality and increasing yield.

Задача решается путем формирования на сапфировой подложке кремниевой пленки n+-слоя, с последующим наращиванием слоя n кремния после проведения отжига подложек в водороде в течение 2 часов при температуре 1250°C.The problem is solved by forming an n + -layer silicon film on a sapphire substrate, followed by an increase in the silicon n layer after annealing the substrates in hydrogen for 2 hours at a temperature of 1250 ° C.

Технология способа состоит в следующем: сапфировую подложку отжигают в атмосфере водорода в течение 2 часов при температуре 1250°C для улучшения поверхности. Затем пленка кремния наращивается пиролизом силана в атмосфере водорода при температуре 1000-1030°C в два этапа: сначала выращивают n+-слой кремния, легированный из PH3, с концентрацией примеси 1020 см-3, со скоростью роста 5 мкм/мин, затем наращивают n-слой кремния, легированный AsH3, с концентрацией примеси 4*1015 см-3, со скоростью роста 2,3 мкм/мин, с последующим термическим отжигом при температуре 600°C в течение 15 минут в атмосфере водорода. Затем формируют n-канальные полевые транзисторы и электроды стока, истока и затвора по стандартной технологии.The technology of the method consists in the following: the sapphire substrate is annealed in a hydrogen atmosphere for 2 hours at a temperature of 1250 ° C to improve the surface. Then, the silicon film is grown by pyrolysis of silane in a hydrogen atmosphere at a temperature of 1000-1030 ° C in two stages: first, an n + -layer of silicon doped from PH 3 is grown with an impurity concentration of 10 20 cm -3 , with a growth rate of 5 μm / min, then An n-layer of silicon doped with AsH 3 is grown with an impurity concentration of 4 * 10 15 cm -3 , with a growth rate of 2.3 μm / min, followed by thermal annealing at a temperature of 600 ° C for 15 minutes in a hydrogen atmosphere. Then form n-channel field effect transistors and electrodes of drain, source and gate according to standard technology.

По предлагаемому способу были изготовлены и исследованы структуры. Результаты обработки представлены в таблице.According to the proposed method, structures were manufactured and investigated. The processing results are presented in the table.

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

Экспериментальные исследования показали, что выход годных полупроводниковых приборов на партии пластин сформированных в оптимальном режиме увеличился на 12,8%.Experimental studies have shown that the yield of suitable semiconductor devices on a batch of wafers formed in the optimal mode increased by 12.8%.

Технический результат: снижение токов утечек, обеспечение технологичности, улучшение параметров приборов, повышение качества и увеличения процента выхода годных.Effect: reducing leakage currents, ensuring manufacturability, improving the parameters of devices, improving the quality and increasing the percentage of yield.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.The stability of the parameters over the entire operating temperature range was normal and consistent with the requirements.

Предложенный способ изготовления полупроводниковой структуры путем формирования на сапфировой подложке кремниевой пленки n+-слоя с последующим наращиванием слоя n кремния, после проведения отжига подложек в водороде в течение 2 часов при температуре 1250°C позволяет повысить процент выхода годных приборов и улучшить их надежность.The proposed method for manufacturing a semiconductor structure by forming an n + -layer silicon film on a sapphire substrate and then growing a silicon layer n, after annealing the substrates in hydrogen for 2 hours at a temperature of 1250 ° C, allows to increase the percentage of suitable devices and improve their reliability.

Claims (1)

Способ изготовления полупроводниковой структуры, включающий подложку, процессы выращивания полупроводниковых пленок и отжига, отличающийся тем, что проводят отжиг подложки в водороде при температуре 1250°С в течение 2 часов с последующим наращиванием пленок кремния пиролизом силана в атмосфере водорода при температуре 1000-1030°С в два этапа: сначала выращивают n+-слой кремния, легированный из РН3, с концентрацией примеси 1020 см-3 и со скоростью роста 5 мкм/мин, затем наращивают n-слой кремния, легированный AsH3, с концентрацией примеси 4*1015 см-3, со скоростью роста 2,3 мкм/мин, с последующим термическим отжигом при температуре 600°С в течение 15 минут в атмосфере водорода.A method of manufacturing a semiconductor structure, including the substrate, the processes of growing semiconductor films and annealing, characterized in that the substrate is annealed in hydrogen at a temperature of 1250 ° C for 2 hours, followed by silicon film pyrolysis of silane in a hydrogen atmosphere at a temperature of 1000-1030 ° C in two stages: first, an n + -layer of silicon doped from PH 3 is grown with an impurity concentration of 10 20 cm -3 and a growth rate of 5 μm / min, then an n-layer of silicon doped with AsH 3 is grown with an impurity concentration of 4 * 10 15 cm -3 , with a growth rate of 2.3 μm / min, followed by thermal annealing at a temperature of 600 ° C for 15 minutes in a hydrogen atmosphere.
RU2016147488A 2016-12-02 2016-12-02 Method of making semiconductor structure RU2646422C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2016147488A RU2646422C1 (en) 2016-12-02 2016-12-02 Method of making semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2016147488A RU2646422C1 (en) 2016-12-02 2016-12-02 Method of making semiconductor structure

Publications (1)

Publication Number Publication Date
RU2646422C1 true RU2646422C1 (en) 2018-03-05

Family

ID=61568790

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016147488A RU2646422C1 (en) 2016-12-02 2016-12-02 Method of making semiconductor structure

Country Status (1)

Country Link
RU (1) RU2646422C1 (en)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2059326C1 (en) * 1994-01-06 1996-04-27 Акционерное общество "Кремний" Method for producing silicon epitaxial structures
UA11378A1 (en) * 1988-08-09 1996-12-25 Завод "Позитрон" Manufacturing method for silicon epitaxial structures
RU2231861C1 (en) * 2003-02-04 2004-06-27 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" Technology of production of multilayer epitaxial structures of silicon
US20130122691A1 (en) * 2010-10-04 2013-05-16 United Microelectronics Corp. Method for making semiconductor structure

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
UA11378A1 (en) * 1988-08-09 1996-12-25 Завод "Позитрон" Manufacturing method for silicon epitaxial structures
RU2059326C1 (en) * 1994-01-06 1996-04-27 Акционерное общество "Кремний" Method for producing silicon epitaxial structures
RU2231861C1 (en) * 2003-02-04 2004-06-27 Федеральное государственное унитарное предприятие "Научно-производственное предприятие "Исток" Technology of production of multilayer epitaxial structures of silicon
US20130122691A1 (en) * 2010-10-04 2013-05-16 United Microelectronics Corp. Method for making semiconductor structure

Similar Documents

Publication Publication Date Title
CN108292686A (en) Silicon carbide epitaxy substrate and manufacturing silicon carbide semiconductor device
US9576793B2 (en) Semiconductor wafer and method for manufacturing the same
KR20150114461A (en) Method for manufacturing silicon carbide semiconductor substrate and method for manufacturing silicon carbide semiconductor device
RU2646422C1 (en) Method of making semiconductor structure
RU2671294C1 (en) Method for making semiconductor device
RU2522930C2 (en) Method of thin film transistor manufacturing
RU2621372C2 (en) Method of semiconductor device manufacturing
RU2680606C1 (en) Method of manufacture of semiconductor structures
JPH02253622A (en) Manufacture of silicon carbide semiconductor device
RU2390874C1 (en) Method for obtaining heteroepitaxial silicon-on-sapphire structures
RU2586444C1 (en) Method of making semiconductor device
RU2646942C1 (en) Method of making semiconductor structure
RU2726904C1 (en) Semiconductor device manufacturing method
RU2733941C2 (en) Semiconductor structure manufacturing method
JP2009049219A (en) Manufacturing method of silicon carbide semiconductor element
RU2644627C2 (en) Manufacturing method of semiconductor structure
RU2388108C1 (en) Method of making semiconductor device
RU2698538C1 (en) Heterostructure formation method
US11417519B2 (en) High mobility silicon on flexible substrates
RU2733924C1 (en) Super-fine junctions manufacturing method
RU2717144C1 (en) Semiconductor device manufacturing method
RU2813176C1 (en) Method for manufacturing of semiconductor device
RU2749493C1 (en) Method for manufacturing a thin-film transistor
WO2020184091A1 (en) Nitride semiconductor substrate
RU2629657C2 (en) Method of semiconductor device manufacturing

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20191203