RU2638010C1 - Устройство для вычисления квадратного корня - Google Patents

Устройство для вычисления квадратного корня Download PDF

Info

Publication number
RU2638010C1
RU2638010C1 RU2017110162A RU2017110162A RU2638010C1 RU 2638010 C1 RU2638010 C1 RU 2638010C1 RU 2017110162 A RU2017110162 A RU 2017110162A RU 2017110162 A RU2017110162 A RU 2017110162A RU 2638010 C1 RU2638010 C1 RU 2638010C1
Authority
RU
Russia
Prior art keywords
input
output
adder
register
inputs
Prior art date
Application number
RU2017110162A
Other languages
English (en)
Inventor
Инга Николаевна Булатникова
Наталья Николаевна Гершунина
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ") filed Critical Федеральное государственное бюджетное образовательное учреждение высшего образования "Кубанский государственный технологический университет" (ФГБОУ ВО "КубГТУ")
Priority to RU2017110162A priority Critical patent/RU2638010C1/ru
Application granted granted Critical
Publication of RU2638010C1 publication Critical patent/RU2638010C1/ru

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06GANALOGUE COMPUTERS
    • G06G7/00Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/20Arrangements for performing computing operations, e.g. operational amplifiers for evaluating powers, roots, polynomes, mean square values, standard deviation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/52Multiplying; Dividing
    • G06F7/535Dividing only
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/38Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation
    • G06F7/48Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices
    • G06F7/544Methods or arrangements for performing computations using exclusively denominational number representation, e.g. using binary, ternary, decimal representation using non-contact-making devices, e.g. tube, solid state device; using unspecified devices for evaluating functions by calculation
    • G06F7/552Powers or roots, e.g. Pythagorean sums

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Complex Calculations (AREA)

Abstract

Изобретение относится к вычислительной технике, в частности к устройствам для вычисления квадратного корня из чисел, представленных в двоичной системе в форме с фиксированной запятой. Технический результат заключается в повышении быстродействия при получении результата извлечения квадратного корня за счет досрочной выдачи результата без снижения точности. Технический результат достигается за счет устройства для вычисления квадратного корня, которое содержит регистр операнда, регистр остатков, регистр результата, первый и второй сумматоры, группы элементов И, регистры сдвига, блок анализа разности, блок задания знака, блок управления, блок фиксации нулевого состояния. 1 ил., 1 табл.

Description

Изобретение относится к вычислительной технике, в частности к устройствам для вычисления квадратного корня из чисел, представленных в двоичной системе в форме с фиксированной запятой.
Известно устройство для вычисления квадратного корня [Оранский A.M. Аппаратные методы в цифровой вычислительной технике, Минск, изд. БГУ им. В.И. Ленина, 1977 г.]. Оно содержит регистры сдвига, входы которых, а также первые входы элементов И первой группы соединены с выходами блока управления, выходы первого и второго регистров сдвига соединены соответственно с одноименными входами первого сумматора, выход третьего регистра - с первым входом второго сумматора, регистр результата, вход и выход которого подключены соответственно к выходу и первому входу второго сумматора, а разрядные выходы - к вторым входам элементов И первой группы, выходы которых подключены к разрядным входам второго регистра сдвига, регистр остатков, вход и выход которого соединены соответственно с выходом первого сумматора и входом блока задания знака, выход которого подключен к управляющим входам первого и второго сумматоров.
Его недостатком является низкое быстродействие.
Наиболее близким по технической сущности к предлагаемому устройству является устройство для извлечения квадратного корня [А.с. 732863 СССР, 1980 г.], содержащее первый и второй сумматоры, первый, второй и третий регистры сдвига, входы первого и второго из которых, а также первые входы элементов И первой группы соединены с выходами блока управления, выходы первого и второго регистров сдвига соединены соответственно с одноименными входами первого сумматора, выход третьего регистра соединен с первым входом второго сумматора, регистр результата, вход и выход которого соединены соответственно с выходом и первым входом второго сумматора, а разрядные выходы со вторыми входами элементов И первой группы, выходы которых подключены к разрядным входам второго регистра сдвига, регистр остатков, вход и выход которого соединены соответственно с выходом первого сумматора и входом блока задания знака, выход которого подключен к управляющим входам первого и второго сумматоров. Кроме того, оно содержит регистр операнда, вторую группу элементов И и блок анализа разности, вход которого соединен с выходом регистра остатков и третьим входом первого сумматора, а выход - со входом блока управления, один из выходов которого подключен к первым входам элементов И второй группы, вторые входы которых через регистр операнда соединены с информационным входом устройства, подключенного также к четвертому входу первого сумматора, установочный вход которого соединен с выходами элементов И второй группы.
Оно также характеризуется недостаточным быстродействием, так как задерживает результат до окончания всех n итераций притом, что результат уже готов раньше.
Задача изобретения - совершенствование устройства для извлечения квадратного корня.
Технический результат - обеспечение максимально возможного быстродействия при получении результата за счет досрочной выдачи результат без снижения точности.
Технический результат достигается тем, что устройство для извлечения квадратного корня содержит первый и второй сумматоры, первый, второй и третий регистры сдвига, входы первого и второго из которых, а также первые входы элементов И первой группы соединены с выходами блока управления, выходы первого и второго регистров сдвига соединены соответственно с одноименными входами первого сумматора, выход третьего регистра сдвига соединен с первым входом второго сумматора, регистр результата, вход и выход которого соединены соответственно с выходом и вторым входом второго сумматора, а разрядные выходы со вторыми входами элементов И первой группы, выходы которых подключены к разрядным входам второго регистра сдвига, регистр остатков, вход и выход которого соединены соответственно с выходом первого сумматора и входом блока задания знака, выход которого подключен к управляющим входам первого и второго сумматоров, а также регистр операнда, вторую группу элементов И и блок анализа разности, вход которого соединен с выходом регистра остатков и третьим входом первого сумматора, а выход - со входом блока управления, один из выходов которого подключен к первым входам элементов И второй группы, вторые входы которых через регистр операнда соединены с информационным входом устройства, подключенного также к четвертому входу первого сумматора, установочный вход которого соединен с выходами элементов И второй группы, дополнительно содержит блок фиксации нулевого состояния, вход которого подключен к второму выходу первого сумматора, а выход - ко второму входу блока управления.
Введение дополнительно блока фиксации нулевого состояния первого сумматора с его связями с этим сумматором и блоком управления позволило исключить задержку выдачи результата и таким образом повысить среднестатистическое быстродействие всего устройства в целом. Это является новым техническим решением в технике цифровых вычислений квадратного корня, поскольку результаты проведенного авторами анализа аналогов и прототипа не позволили выявить признаки, тождественные всем существенным признакам данного изобретения.
Предложенное устройство для вычисления квадратного корня промышленно применимо, поскольку его техническая реализация возможна с использованием типовых элементов микроэлектронной техники (интегральных логических схем).
Устройство реализует операцию извлечения корня
Figure 00000001
посредством формирования алгебраической суммы сходящихся приращений
Figure 00000002
где qi∈{+1, -1} соответствующим образом подобранные операторы;
i=0, 1, 2, …, n-1.
На каждой итерации оценивается разность
Figure 00000003
.
Устройство функционирует по следующему алгоритму
Figure 00000004
Figure 00000005
Figure 00000006
где i=0, 1, 2, …, n-1; n - разрядность чисел.
На фиг. представлена структурная схема устройства для извлечения квадратного корня, содержащая: регистр 1 операнда, регистр 2 остатков, регистр 3 результата, сумматоры 4, 5, группы элементов И 6, 7, регистры 8, 9, 10 сдвига, блок 11 анализа разности, блок 12 задания знака, блок 13 управления, блок 14 фиксации нулевого состояния.
Устройство функционирует следующим образом. Предположим, что в некоторый j-й момент времени в сумматоре 4 записано число Xj-1, корень квадратный которого вычислен устройством к j-му моменту времени, хранится в регистре 2 остатков. На вход устройства поступает новое значение подкоренного выражения, которое записывается в регистр 1 операнда и подается через группу элементов И 6 в сумматор 4, где из него вычитается предыдущее Xj-1, т.е. в сумматоре образуется разность
Figure 00000007
Эта разность (⎥ΔXj⎢≤Xj) из сумматора 4 передается (со знаком) в регистр 2 остатков, где анализируется блоком 11 анализа разности. Смысл анализа состоит в определении номера разряда μ в коде разности ΔXj, в котором записана старшая единица в соответствии с выражением
Figure 00000008
где r∈{0, 1} - оператор выделения старшей 1 в коде разности ΔXj
αγK - состояния разрядов кода разности; γ=1, 2, 3, …, n - номера разрядов кода разности.
В соответствии со значением μ блок 13 управления обеспечивает формирование сумматором 5 приращений к ранее вычисленному и хранившемуся в регистре 3 результату Y(j-1)n согласно выражению
Figure 00000009
причем знак первого приращения (i=μ-2) в цикле определяется знаком ΔXj, хранимым в знаковом разряде регистра 2 остатков. При ΔXj=0 (во всех разрядах "0") значение Yjn равно уже вычисленному Y(j-1)n значению, во всех остальных случаях устройство функционирует аналогично прототипу, отличаясь от него усеченным итерационным циклом, зависящим от величины μ, и начальными условиями: Y0=Yj-1; Z0=ΔXj. Итерационный процесс протекает до выполнения условия ⎥Zi⎢≤2-n.
Во время итераций по формулам (2), (3), (4) блок 14 фиксации нулевого состояния тестирует на полный ноль содержимое первого сумматора 4, проводящего вычисления по формуле (4), и, если в этом сумматоре содержится нуль, посылается сигнал в блок 13 управления. Происходит досрочный (до окончания всех n итераций) останов устройства для вычисления квадратного корня. Это обеспечит повышение (в среднестатистическом отношении) быстродействия заявленного устройства.
В таблице отображен пример хода вычисления
Figure 00000010
. Как видно из таблицы, при
Figure 00000011
, то есть имеющем шесть двоичных разрядов, на вычисление
Figure 00000012
потребовалось не шесть, а только три итерации. Это в среднестатистическом отношении повышает быстродействие устройства для извлечения квадратного корня.
Figure 00000013

Claims (1)

  1. Устройство для извлечения квадратного корня, содержащее первый и второй сумматоры, первый, второй и третий регистры сдвига, входы первого и второго из которых, а также первые входы элементов И первой группы соединены с выходами блока управления, выходы первого и второго регистров сдвига соединены соответственно с одноименными входами первого сумматора, выход третьего регистра сдвига соединен с первым входом второго сумматора, регистр результата, вход и выход которого соединены соответственно с выходом и вторым входом второго сумматора, а разрядные выходы со вторыми входами элементов И первой группы, выходы которых подключены к разрядным входам второго регистра сдвига, регистр остатков, вход и выход которого соединены соответственно с выходом первого сумматора и входом блока задания знака, выход которого подключен к управляющим входам первого и второго сумматоров, а также регистр операнда, вторую группу элементов И и блок анализа разности, вход которого соединен с выходом регистра остатков и третьим входом первого сумматора, а выход - со входом блока управления, один из выходов которого подключен к первым входам элементов И второй группы, вторые входы которых через регистр операнда соединены с информационным входом устройства, подключенного также к четвертому входу первого сумматора, установочный вход которого соединен с выходами элементов И второй группы, отличающееся тем, что дополнительно содержит блок фиксации нулевого состояния, вход которого подключен к второму выходу первого сумматора, а выход - к второму входу блока управления.
RU2017110162A 2017-03-27 2017-03-27 Устройство для вычисления квадратного корня RU2638010C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2017110162A RU2638010C1 (ru) 2017-03-27 2017-03-27 Устройство для вычисления квадратного корня

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2017110162A RU2638010C1 (ru) 2017-03-27 2017-03-27 Устройство для вычисления квадратного корня

Publications (1)

Publication Number Publication Date
RU2638010C1 true RU2638010C1 (ru) 2017-12-08

Family

ID=60581744

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2017110162A RU2638010C1 (ru) 2017-03-27 2017-03-27 Устройство для вычисления квадратного корня

Country Status (1)

Country Link
RU (1) RU2638010C1 (ru)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU732863A1 (ru) * 1978-03-02 1980-05-05 Рязанский Радиотехнический Институт Устройство дл извлечени квадратного корн
RU2045777C1 (ru) * 1992-10-16 1995-10-10 Борис Георгиевич Келехсаев Устройство для извлечения квадратного корня из суммы квадратов двух величин
RU2060544C1 (ru) * 1993-08-30 1996-05-20 Борис Георгиевич Келехсаев Устройство для извлечения квадратного корня
US6148318A (en) * 1997-05-08 2000-11-14 Mitsubishi Denki Kabushiki Kaisha Square root extraction circuit and floating-point square root extraction device
RU2510072C1 (ru) * 2012-10-25 2014-03-20 Открытое акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (ОАО "Российские космические системы") Устройство деления и извлечения квадратного корня

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU732863A1 (ru) * 1978-03-02 1980-05-05 Рязанский Радиотехнический Институт Устройство дл извлечени квадратного корн
RU2045777C1 (ru) * 1992-10-16 1995-10-10 Борис Георгиевич Келехсаев Устройство для извлечения квадратного корня из суммы квадратов двух величин
RU2060544C1 (ru) * 1993-08-30 1996-05-20 Борис Георгиевич Келехсаев Устройство для извлечения квадратного корня
US6148318A (en) * 1997-05-08 2000-11-14 Mitsubishi Denki Kabushiki Kaisha Square root extraction circuit and floating-point square root extraction device
RU2510072C1 (ru) * 2012-10-25 2014-03-20 Открытое акционерное общество "Российская корпорация ракетно-космического приборостроения и информационных систем" (ОАО "Российские космические системы") Устройство деления и извлечения квадратного корня

Similar Documents

Publication Publication Date Title
Chervyakov et al. An approximate method for comparing modular numbers and its application to the division of numbers in residue number systems
JP7292297B2 (ja) 確率的丸めロジック
Petković et al. On some efficient derivative-free iterative methods with memory for solving systems of nonlinear equations
Nykolaychuk et al. Theoretical foundations for the analytical computation of coefficients of basic numbers of Krestenson’s transformation
RU2638010C1 (ru) Устройство для вычисления квадратного корня
Pang et al. VHDL Modeling of Booth Radix-4 Floating Point Multiplier for VLSI Designer’s Library
RU2717915C1 (ru) Вычислительное устройство
RU2348965C1 (ru) Вычислительное устройство
Sunandha et al. Implementation of modified Dual-CLCG method for pseudorandom bit generation
Putra et al. Optimized hardware algorithm for integer cube root calculation and its efficient architecture
Vergos et al. On the use of diminished-1 adders for weighted modulo 2n+ 1 arithmetic components
RU2661797C1 (ru) Вычислительное устройство
RU2625528C1 (ru) Арифметическое устройство
Dixit et al. A parallel pipelined approach to Vedic multiplier for FPGA implementation
RU2613533C1 (ru) Устройство сдвига
RU2626654C1 (ru) Умножитель по модулю
RU2797164C1 (ru) Конвейерный умножитель по модулю
RU2756408C1 (ru) Вычислительное устройство
RU2739338C1 (ru) Вычислительное устройство
RU2562411C1 (ru) Устройство для вычисления модуля комплексного числа
RU2767450C1 (ru) Способ определения знака числа в системе остаточных классов
RU2713868C1 (ru) Устройство для решения задачи выбора технических средств сложной системы
RU2642385C1 (ru) Устройство для вычисления функции arctg y/x
RU2559772C2 (ru) Устройство для основного деления модулярных чисел в формате системы остаточных классов
US20210224040A1 (en) Arithmetic processing apparatus and control method for arithmetic processing apparatus

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20190328