RU2586009C1 - Method of making semiconductor structure - Google Patents

Method of making semiconductor structure Download PDF

Info

Publication number
RU2586009C1
RU2586009C1 RU2014150153/28A RU2014150153A RU2586009C1 RU 2586009 C1 RU2586009 C1 RU 2586009C1 RU 2014150153/28 A RU2014150153/28 A RU 2014150153/28A RU 2014150153 A RU2014150153 A RU 2014150153A RU 2586009 C1 RU2586009 C1 RU 2586009C1
Authority
RU
Russia
Prior art keywords
sih
defects
semiconductor structure
density
geh
Prior art date
Application number
RU2014150153/28A
Other languages
Russian (ru)
Inventor
Гасан Абакарович Мустафаев
Абдулла Гасанович Мустафаев
Арслан Гасанович Мустафаев
Original Assignee
федеральное государственное бюджетное образовательное учреждение высшего образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by федеральное государственное бюджетное образовательное учреждение высшего образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова filed Critical федеральное государственное бюджетное образовательное учреждение высшего образования Кабардино-Балкарский государственный университет им. Х.М. Бербекова
Priority to RU2014150153/28A priority Critical patent/RU2586009C1/en
Application granted granted Critical
Publication of RU2586009C1 publication Critical patent/RU2586009C1/en

Links

Classifications

    • H01L21/2053

Landscapes

  • Recrystallisation Techniques (AREA)

Abstract

FIELD: instrument making.
SUBSTANCE: invention relates to technology for production of semiconductor devices, particularly to production of semiconductor structures with low density of defects. In method of making semiconductor structure, growing of epitaxial layer Si1-xGex is performed at a rate of 10 nm/min, at pressure 0.133 Pa, temperature of 750 °C, SiH4 consumption of 10 cm3/min and ratio of concentrations of mixture GeH4:SiH4 = 3-6 %.
EFFECT: technical result is reduction of density of defects, providing processibility, improving parameters, high reliability and percentage yield.
1 cl, 1 tbl

Description

Изобретение относится к области технологии производства полупроводниковых приборов, в частности к технологии изготовления полупроводниковых структур с низкой плотностью дефектов.The invention relates to the field of production technology of semiconductor devices, in particular to a technology for the manufacture of semiconductor structures with a low density of defects.

Известен способ выращивания эпитаксиальных слоев GaAs [Пат. 5068695 США, МКИ H01L 29/161] с низкой плотностью дислокаций. Подложка GaAs с высокой плотностью дислокаций подвергается имплантации ионов бора В с энергией 350 кэВ. При последующем быстром отжиге с защитным слоем при 900°C в течение 25 с образуется рекристаллизованный слой Ga1-xBxAs с пониженной плотностью дислокаций. На этом слое затем выращивается эпитаксиальный слой GaAs. В таких структурах, сформированных при воздействии высоких энергий, образуются утечки, ухудшающие параметры приборов.A known method of growing epitaxial layers of GaAs [US Pat. 5068695 USA, MKI H01L 29/161] with a low dislocation density. A GaAs substrate with a high dislocation density undergoes implantation of boron B ions with an energy of 350 keV. Upon subsequent rapid annealing with a protective layer at 900 ° C for 25 s, a recrystallized Ga 1-x B x As layer with a reduced dislocation density is formed. A GaAs epitaxial layer is then grown on this layer. In such structures formed under the influence of high energies, leaks are formed that worsen the parameters of the devices.

Известен способ [Пат. 5091767 США, МКИ H01L 29/04] изготовления структуры GeSi/Si с согласованной кристаллической решеткой и малой плотностью дислокации. На границе слоя GeSi и Si-подложки формируется скрытый участок SiO2 толщиной 200 нм, который служит стоком для дислокаций, перемещающихся из верхнего GeSi слоя.The known method [Pat. 5091767 USA, MKI H01L 29/04] fabrication of a GeSi / Si structure with a matched crystal lattice and low dislocation density. At the boundary of the GeSi layer and the Si substrate, a hidden SiO 2 region 200 nm thick is formed, which serves as a drain for dislocations moving from the upper GeSi layer.

Недостатками этого способа являются:The disadvantages of this method are:

- повышенная плотность дефектов в поверхностном слое Si;- increased density of defects in the surface layer of Si;

- значительные токи утечки,- significant leakage currents,

- низкая технологичность.- low manufacturability.

Задача, решаемая изобретением: снижение плотности дефектов, обеспечивающее технологичность, улучшение параметров, повышение надежности и увеличение процента выхода годных.The problem solved by the invention: reducing the density of defects, ensuring manufacturability, improving parameters, improving reliability and increasing the percentage of yield.

Задача решается выращиванием слоев Si1-xGex при расходе SiH4 - 10 см3/мин, при соотношениях GeH4:SiH4=3-6%; давлении 0,133 Па, при температуре 750°C.The problem is solved by growing layers of Si 1-x Ge x at a flow rate of SiH 4 - 10 cm 3 / min, with ratios of GeH 4 : SiH 4 = 3-6%; pressure 0.133 Pa, at a temperature of 750 ° C.

Технология способа состоит в следующем: выращивали Si1-xGex на подложке кремния Si с ориентацией (100) методом ПФХО при давлении 1,33 Па и температуре 750°C. Для осаждения применялся реактор с радиационным нагревом и покрытым Si графитовым пьедесталом, на котором размещались пластины. Плазма создавалась с помощью ВЧ-генератора, работающего на частоте 13,56 МГц. На пьедестал подавалось постоянное отрицательное смещение с целью ускорения ионов в процессе распыления. После очистки аргоном: поток Ar, смещение пьедестала, ВЧ-мощность отключались и в реактор производилась подача SiH4 для выращивания эпитаксиального слоя Si толщиной 240-300 нм. Слой Si1-xGex выращивался после прекращения подачи SiH4 и продувки в течение 30 с из смеси SiH4 и GeH4 при давлении 0,133 Па. Выращивание слоев Si1-xGex производилась при расходах SiH4 - 10 см3/мин и соотношениях GeH4:SiH4 3-6% со скоростью 10 нм/мин.The technology of the method is as follows: Si 1-x Ge x was grown on a silicon substrate Si with an orientation of (100) by the PFC method at a pressure of 1.33 Pa and a temperature of 750 ° C. For deposition, a reactor with radiation heating and a Si-coated graphite pedestal, on which the plates were placed, was used. The plasma was created using an RF generator operating at a frequency of 13.56 MHz. A constant negative bias was applied to the pedestal in order to accelerate the ions during the sputtering process. After purification with argon: the flow of Ar, the displacement of the pedestal, the RF power were turned off, and SiH 4 was fed into the reactor to grow an epitaxial Si layer with a thickness of 240-300 nm. The Si 1-x Ge x layer was grown after stopping the supply of SiH 4 and purging for 30 s from a mixture of SiH 4 and GeH 4 at a pressure of 0.133 Pa. Cultivation layers Si 1-x Ge x was produced at flow rates of SiH 4 - 10 cm 3 / min and ratios GeH 4: SiH 4 3-6% at 10 nm / min.

По предлагаемому способу были изготовлены и исследованы полупроводниковые структуры. Результаты обработки представлены в таблице.According to the proposed method, semiconductor structures were manufactured and investigated. The processing results are presented in the table.

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

Экспериментальные исследования показали, что выход годных полупроводниковых структур, на партии пластин сформированных в оптимальном режиме, увеличился на 16,4%.Experimental studies have shown that the yield of semiconductor structures on a batch of wafers formed in the optimal mode increased by 16.4%.

Технический результат: снижение плотности дефектов, обеспечение технологичности, улучшение параметров, повышение надежности и увеличение процента выхода годных структур.EFFECT: reduced density of defects, ensuring manufacturability, improved parameters, increased reliability and increased percentage of yield of suitable structures.

Стабильность параметров во всем эксплуатационном интервале температур была нормальной и соответствовала требованиям.The stability of the parameters over the entire operating temperature range was normal and consistent with the requirements.

Предложенный способ изготовления полупроводниковых структур путем выращивания слоев Si1-xGex со скоростью 10 нм/мин, при расходе SiH4 - 10 см3/мин, давлении 0,133 Па, температуре 750°C, при соотношении смеси GeH4:SiH4=3-6%, позволяет повысить процент выхода годных и улучшить их надежность.The proposed method for the manufacture of semiconductor structures by growing layers of Si 1-x Ge x at a speed of 10 nm / min, at a flow rate of SiH 4 - 10 cm 3 / min, a pressure of 0.133 Pa, a temperature of 750 ° C, with a mixture ratio of GeH 4 : SiH 4 = 3-6%, allows to increase the percentage of yield and improve their reliability.

Claims (1)

Способ изготовления полупроводниковой структуры, включающий кремниевую подложку, процессы выращивания эпитаксиального слоя, отличающийся тем, что выращивание эпитаксиального слоя Si1-xGex производят со скоростью 10 нм/мин, при давлении 0,133 Па, температуре 750°C, расходе SiH4 - 10 см3/мин и соотношении концентраций смеси GeH4:SiH4=3-6%. A method of manufacturing a semiconductor structure, including a silicon substrate, the processes of growing the epitaxial layer, characterized in that the growing epitaxial layer of Si 1-x Ge x is produced at a speed of 10 nm / min, at a pressure of 0.133 Pa, a temperature of 750 ° C, a flow rate of SiH 4 of 10 cm 3 / min and the ratio of the concentration of the mixture of GeH 4 : SiH 4 = 3-6%.
RU2014150153/28A 2014-12-10 2014-12-10 Method of making semiconductor structure RU2586009C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2014150153/28A RU2586009C1 (en) 2014-12-10 2014-12-10 Method of making semiconductor structure

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2014150153/28A RU2586009C1 (en) 2014-12-10 2014-12-10 Method of making semiconductor structure

Publications (1)

Publication Number Publication Date
RU2586009C1 true RU2586009C1 (en) 2016-06-10

Family

ID=56115228

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2014150153/28A RU2586009C1 (en) 2014-12-10 2014-12-10 Method of making semiconductor structure

Country Status (1)

Country Link
RU (1) RU2586009C1 (en)

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091767A (en) * 1991-03-18 1992-02-25 At&T Bell Laboratories Article comprising a lattice-mismatched semiconductor heterostructure
US5273930A (en) * 1992-09-03 1993-12-28 Motorola, Inc. Method of forming a non-selective silicon-germanium epitaxial film
JPH0722330A (en) * 1993-06-29 1995-01-24 Oki Electric Ind Co Ltd Method for forming strain hetero epitaxial layer
US7655528B2 (en) * 2004-02-10 2010-02-02 Renesas Technology Corp. Manufacturing method of semiconductor device
RU2407103C1 (en) * 2009-10-26 2010-12-20 Учреждение Российской академии наук ИНСТИТУТ ФИЗИКИ МИКРОСТРУКТУР РАН (ИФМ РАН) Method for growing silicon-germanium heterostructures
US8778811B2 (en) * 2011-08-18 2014-07-15 Intermolecular, Inc. Low temperature migration enhanced Si-Ge epitaxy with plasma assisted surface activation

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5091767A (en) * 1991-03-18 1992-02-25 At&T Bell Laboratories Article comprising a lattice-mismatched semiconductor heterostructure
US5273930A (en) * 1992-09-03 1993-12-28 Motorola, Inc. Method of forming a non-selective silicon-germanium epitaxial film
JPH0722330A (en) * 1993-06-29 1995-01-24 Oki Electric Ind Co Ltd Method for forming strain hetero epitaxial layer
US7655528B2 (en) * 2004-02-10 2010-02-02 Renesas Technology Corp. Manufacturing method of semiconductor device
RU2407103C1 (en) * 2009-10-26 2010-12-20 Учреждение Российской академии наук ИНСТИТУТ ФИЗИКИ МИКРОСТРУКТУР РАН (ИФМ РАН) Method for growing silicon-germanium heterostructures
US8778811B2 (en) * 2011-08-18 2014-07-15 Intermolecular, Inc. Low temperature migration enhanced Si-Ge epitaxy with plasma assisted surface activation

Similar Documents

Publication Publication Date Title
WO2020098401A1 (en) Gallium oxide semiconductor structure and preparation method therefor
KR101410436B1 (en) Process for producing epitaxial single-crystal silicon carbide substrate and epitaxial single-crystal silicon carbide substrate obtained by the process
CN105144341B (en) The method and apparatus for being used to prepare the heterojunction structure with the strain reduced by radial dilatation
JP6624868B2 (en) p-type low resistivity silicon carbide single crystal substrate
CN112647130B (en) Method for growing gallium oxide film by low-pressure chemical vapor deposition
JP2017065986A (en) Method for manufacturing silicon carbide single crystal substrate having low resistivity
CN112242459A (en) AlGaN film with in-situ SiN dislocation annihilation layer and epitaxial growth method thereof
JP6597493B2 (en) Manufacturing method of pn junction silicon wafer
CN109338463B (en) High-purity silicon carbide single crystal substrate
Basceri et al. Growth of micropipe-free single crystal silicon carbide (SiC) ingots via physical vapor transport (PVT)
CN104328390B (en) A kind of preparation method of GaN/ diamond film composite sheet
TWI723578B (en) High-purity silicon carbide single crystal substrate and preparation method and application thereof
RU2586009C1 (en) Method of making semiconductor structure
CN1638133A (en) Semiconductor substrate and method for production thereof
CN104451867B (en) A kind of method for preparing high quality ZnMgBeO films
Eygi et al. Effect of Au on the crystallization of germanium thin films by electron-beam evaporation
JP6673183B2 (en) Method for manufacturing pn junction silicon wafer
JP2020036039A (en) pn junction silicon wafer
RU2390874C1 (en) Method for obtaining heteroepitaxial silicon-on-sapphire structures
RU2599769C2 (en) Method for preparing photoactive multilayer heterostructure of microcrystalline silicone
RU2388108C1 (en) Method of making semiconductor device
RU2819702C1 (en) Method of making a thin-film transistor
RU2646422C1 (en) Method of making semiconductor structure
RU2654984C1 (en) Method for manufacturing doped regions
JP7364997B2 (en) nitride semiconductor substrate

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20171211