RU2580426C1 - Executive power - Google Patents
Executive power Download PDFInfo
- Publication number
- RU2580426C1 RU2580426C1 RU2015110002/08A RU2015110002A RU2580426C1 RU 2580426 C1 RU2580426 C1 RU 2580426C1 RU 2015110002/08 A RU2015110002/08 A RU 2015110002/08A RU 2015110002 A RU2015110002 A RU 2015110002A RU 2580426 C1 RU2580426 C1 RU 2580426C1
- Authority
- RU
- Russia
- Prior art keywords
- circuit
- output
- input
- group
- outputs
- Prior art date
Links
Landscapes
- Arrangements For Transmission Of Measured Signals (AREA)
Abstract
Description
Изобретение относится к импульсной технике и может быть использовано в устройствах обработки информации, управления и измерения, в частности в устройствах приема униполярных старт-стоповых последовательных комбинаций импульсов для контроля отклонения длительности и количества импульсов от заданного значения, контроля местоположения импульсов в комбинации и сравнения с эталонными значениями.The invention relates to a pulse technique and can be used in information processing, control and measurement devices, in particular in devices for receiving unipolar start-stop sequential pulse combinations to control deviations of the duration and number of pulses from a given value, to control the location of pulses in combination and to compare with reference values.
Известен блок исполнительный (патент РФ №2406111, приоритет от 30.10.2009, «Блок исполнительный» авторов Фомченко В.Н., Ведерникова В.Л. и др., МПК 6: G06F 9/00, G06F 13/10, опубл. 10.12.2010, бюл. №34), содержащий схему начальной установки, выход которой соединен с первым входом программника, второй вход и первый выход которого соединены с выходом и входом схемы кварцевого генератора соответственно, схему согласования приемника, выход которой соединен с третьим входом программника, а вход - с выходом последовательного интерфейса, вход которого соединен с выходом схемы согласования передатчика, при этом вход/выход последовательного интерфейса является входом/выходом блока исполнительного, схему управления, первая группа выходов которой соединена с первой группой входов первой схемы совпадения, группа выходов которой является группой выходов блока исполнительного, отличающийся тем, что дополнительно введены схема контроля режима, группа входов которой является группой входов блока исполнительного, а выходы соединены с четвертым и пятым входами программника, второй выход которого соединен с входом схемы согласования передатчика, запоминающее устройство, вход и выход которого соединены с третьим выходом и шестым входом программника соответственно, группа выходов которого соединена с группой входов схемы управления, вторая группа выходов которой соединена со второй группой входов первой схемы совпадения, первый вход которой соединен с выходом схемы контроля питания.The executive unit is known (RF patent No. 2406111, priority dated 10/30/2009, “Executive unit” by authors Fomchenko V.N., Vedernikova V.L. et al., IPC 6: G06F 9/00, G06F 13/10, publ. 12/10/2010, Bulletin No. 34), containing the initial installation circuit, the output of which is connected to the first input of the programmer, the second input and the first output of which are connected to the output and input of the crystal oscillator circuit, respectively, the receiver matching circuit, the output of which is connected to the third input of the programmer , and the input - with the output of the serial interface, the input of which is connected to the output of the circuit we coordinate the transmitter, while the input / output of the serial interface is the input / output of the executive unit, the control circuit, the first group of outputs of which is connected to the first group of inputs of the first matching circuit, the group of outputs of which is the group of outputs of the executive unit, characterized in that the circuit is additionally introduced mode control, the group of inputs of which is a group of inputs of the executive unit, and the outputs are connected to the fourth and fifth inputs of the programmer, the second output of which is connected to the input m transmitter matching circuit, a storage device whose input and output are connected to the third output and the sixth input of the programmer, respectively, the group of outputs of which is connected to the group of inputs of the control circuit, the second group of outputs of which is connected to the second group of inputs of the first matching circuit, the first input of which is connected to output power control circuit.
Данное устройство является наиболее близким аналогом к заявляемому изобретению.This device is the closest analogue to the claimed invention.
Недостатками данного устройства являются:The disadvantages of this device are:
- отсутствие контроля состояния схемы совпадения;- lack of control over the state of the matching circuit;
- отсутствие возможности сохранения состояния группы выходов блока исполнительного при выключении питания;- the inability to save the state of the group of outputs of the executive unit when the power is turned off;
- отсутствие возможности выборочной работы при одновременном подключении к последовательному интерфейсу нескольких блоков исполнительных;- the lack of the possibility of selective operation while simultaneously connecting several executive blocks to the serial interface;
- отсутствие функции контроля целостности коммуникаций.- lack of a function of monitoring the integrity of communications.
Задача, на решение которой направлено заявляемое изобретение, заключается в создании блока исполнительного с расширенными функциональными возможностями.The problem to which the invention is directed, is to create an executive unit with enhanced functionality.
Техническим результатом, на достижение которого направлено заявляемое изобретение, заключается в расширении функциональных возможностей за счет введения возможности контроля состояния схемы совпадения, возможности сохранения состояния группы выходов блока исполнительного при выключении питания, возможности выборочной работы с любым блоком исполнительным при одновременном подключении к последовательному интерфейсу нескольких блоков исполнительных, а также в возможности контроля целостности коммуникаций.The technical result to which the claimed invention is directed is to expand the functionality by introducing the ability to control the state of the matching circuit, the ability to save the state of the group of outputs of the executive unit when the power is turned off, the ability to selectively work with any executive unit while simultaneously connecting several units to the serial interface executive, as well as the ability to control the integrity of communications.
Данный технический результат достигается тем, что в блоке исполнительном, содержащем запоминающее устройство, схему начальной установки, выход которой соединен с первым входом программника, второй вход и первый выход которого соединены с выходом и входом схемы кварцевого генератора соответственно, третий вход программника соединен с выходом схемы согласования приемника, вход которой соединен с выходом последовательного интерфейса, вход/выход которого является входом/выходом блока исполнительного, а вход соединен с выходом схемы согласования передатчика, вход которого соединен со вторым выходом программника, первая группа выходов которого соединена с группой входов схемы управления, первая группа выходов которой соединена с группой входов первой схемы совпадения, группа выходов которой является первой группой выходов блока исполнительного, а вход соединен с выходом схемы контроля питания, новым является то, что дополнительно введены вторая схема совпадения и схема установки адреса, группа входов которой является группой входов блока исполнительного, а вход и группа выходов соединены соответственно с третьим выходом и первой группой входов программника, вторые группы выходов и входов которого соединены соответственно с группами входов и выходов запоминающего устройства, при этом вторая группа выходов схемы управления соединена с группой входов второй схемы совпадения, группа выходов которой является второй группой выходов блока исполнительного, а выход соединен с четвертым входом программника, пятый вход которого соединен с выходом первой схемы совпадения.This technical result is achieved by the fact that in the executive unit containing the storage device, the initial installation circuit, the output of which is connected to the first input of the programmer, the second input and the first output of which is connected to the output and input of the crystal oscillator circuit, respectively, the third input of the programmer is connected to the output of the circuit coordination of the receiver, the input of which is connected to the output of the serial interface, the input / output of which is the input / output of the executive unit, and the input is connected to the output of the circuit according to a transmitter whose input is connected to the second output of the programmer, the first group of outputs of which is connected to the group of inputs of the control circuit, the first group of outputs of which is connected to the group of inputs of the first matching circuit, the group of outputs of which is the first group of outputs of the executive unit, and the input is connected to the output of the circuit power control, new is that in addition a second matching circuit and an address setting circuit are introduced, the input group of which is a group of inputs of the executive unit, and the input and group pa outputs are connected respectively to the third output and the first group of inputs of the programmer, the second groups of outputs and inputs of which are connected respectively to the groups of inputs and outputs of the storage device, while the second group of outputs of the control circuit is connected to the group of inputs of the second matching circuit, the group of outputs of which is the second group the outputs of the executive unit, and the output is connected to the fourth input of the programmer, the fifth input of which is connected to the output of the first matching circuit.
Введение второй схемы совпадения позволяет сохранять состояние группы выходов блока исполнительного при выключении питания за счет отсутствия связи со схемой контроля питания.The introduction of the second matching scheme allows you to save the state of the group of outputs of the executive unit when the power is turned off due to the lack of communication with the power control circuit.
Введение дополнительных связей от схем совпадения к программнику позволяет контролировать состояние схем совпадения.The introduction of additional links from match patterns to the programmer allows you to control the state of match patterns.
Введение схемы установки адреса дает возможность выборочной работы при одновременном подключении к последовательному интерфейсу нескольких блоков исполнительных.The introduction of the address setting scheme enables selective operation while simultaneously connecting several executive units to the serial interface.
Дополнительное применение схемы контроля целостности коммуникаций, первый вход и выход которой являются соответственно входом и выходом блока исполнительного, а второй вход соединен с четвертым выходом программника, позволяет осуществлять контроль целостности коммуникаций.An additional application of the communications integrity control circuit, the first input and output of which are the input and output of the executive unit, and the second input is connected to the fourth output of the programmer, allows monitoring the integrity of communications.
Указанная совокупность существенных признаков расширяет функциональные возможности блока исполнительного.The specified set of essential features extends the functionality of the executive unit.
На чертеже представлен вариант функциональной схемы блока исполнительного.The drawing shows a variant of the functional block circuit of the Executive.
Блок исполнительный содержит программник 1, схему 2 начальной установки, схему 3 кварцевого генератора, последовательный интерфейс 4, схему 5 согласования приемника, схему 6 согласования передатчика, схему 7 установки адреса, запоминающее устройство 8, схему 9 управления, схему 10 контроля питания, первую схему 11 совпадения, вторую схему 12 совпадения, схему 13 контроля целостности коммуникаций.The executive unit contains programmer 1, initial setup circuit 2, crystal oscillator circuit 3, serial interface 4, receiver matching circuit 5, transmitter matching circuit 6, address setting circuit 7, memory 8, control circuit 9, power control circuit 10, first circuit 11 matches, the second match circuit 12, the communications integrity monitoring circuit 13.
Выход схемы 2 начальной установки соединен с первым входом программника 1. Второй вход и первый выход программника 1 соединены с выходом и входом схемы 3 кварцевого генератора соответственно. Выход схемы 5 согласования приемника соединен с третьим входом программника 1, а вход - с выходом последовательного интерфейса 4. Вход/выход последовательного интерфейса 4 является входом/выходом блока исполнительного. Вход последовательного интерфейса 4 соединен с выходом схемы 6 согласования передатчика. Вход схемы 6 согласования передатчика соединен со вторым выходом программника 1. Первая группа выходов программника 1 соединена с группой входов схемы управления 9. Первая группа выходов схемы управления 9 соединена с группой входов первой схемы совпадения 11, группа выходов которой является первой группой выходов блока исполнительного. Вход первой схемы 11 совпадения соединен с выходом схемы 10 контроля питания, а выход - с пятым входом программника 1. Вторая группа выходов схемы управления 9 соединена с группой входов второй схемы 12 совпадения, группа выходов которой является второй группой выходов блока исполнительного, а выход соединен с четвертым входом программника 1. Группа выходов и вход схемы 7 установки адреса соединены соответственно с первой группой входов и третьим выходом программника 1. Группа входов схемы 7 установки адреса является группой входов блока исполнительного. Вторые группы выходов и входов программника 1 соединены соответственно с группами входов и выходов запоминающего устройства 8. Первый вход и выход схемы 13 контроля целостности коммуникаций являются соответственно входом и выходом блока исполнительного, а второй вход соединен с четвертым выходом программника 1.The output of initial setup circuit 2 is connected to the first input of programmer 1. The second input and first output of programmer 1 are connected to the output and input of crystal oscillator circuit 3, respectively. The output of the receiver matching circuit 5 is connected to the third input of the programmer 1, and the input is connected to the output of the serial interface 4. The input / output of the serial interface 4 is the input / output of the executive unit. The input of the serial interface 4 is connected to the output of the transmitter matching circuit 6. The input of the transmitter matching circuit 6 is connected to the second output of programmer 1. The first group of outputs of programmer 1 is connected to the group of inputs of control circuit 9. The first group of outputs of control circuit 9 is connected to the group of inputs of first matching circuit 11, the output group of which is the first group of outputs of the executive unit. The input of the first matching circuit 11 is connected to the output of the power control circuit 10, and the output is connected to the fifth input of the programmer 1. The second group of outputs of the control circuit 9 is connected to the group of inputs of the second matching circuit 12, the output group of which is the second group of outputs of the executive unit, and the output is connected with the fourth input of programmer 1. The group of outputs and the input of the address setting circuit 7 are connected respectively to the first group of inputs and the third output of the programmer 1. The group of inputs of the address setting circuit 7 is a group of inputs of the itelnogo. The second groups of outputs and inputs of the programmer 1 are connected respectively to the groups of inputs and outputs of the storage device 8. The first input and output of the communication integrity monitoring circuit 13 are respectively the input and output of the executive unit, and the second input is connected to the fourth output of the programmer 1.
Программник 1, содержащий микропроцессор, регистр, постоянное запоминающее устройство (ПЗУ), оперативное запоминающее устройство (ОЗУ), предназначен для приема униполярных старт-стоповых последовательных комбинаций импульсов (кодограмм), поступающих с последовательного интерфейса 4, их обработки в соответствии с внутренней программой, хранящейся в ПЗУ, обмена информацией с запоминающим устройством 8, формирования ответных кодограмм, а также формирования импульсов для управления схемами установки адреса, контроля целостности коммуникаций и формирования импульсов для управления первой 11 и второй 12 схемами совпадения.Programmer 1, containing a microprocessor, register, read-only memory (ROM), random access memory (RAM), is designed to receive unipolar start-stop sequential combinations of pulses (codograms) received from the serial interface 4, their processing in accordance with the internal program, stored in the ROM, the exchange of information with the storage device 8, the formation of response codograms, as well as the formation of pulses for controlling the address setting schemes, monitoring the integrity of communication s and pulse shaping for the first 11 and second 12 control coincidence circuits.
Схема 2 начальной установки предназначена для формирования импульса сброса, необходимого для приведения в исходное состояние программника 1, при подаче напряжения питания на блок исполнительный.The initial installation circuit 2 is designed to generate a reset pulse necessary to bring the programmer 1 to its initial state when a supply voltage is applied to the executive unit.
Схема 3 кварцевого генератора предназначена для формирования импульсов тактовой частоты программника 1.The crystal oscillator circuit 3 is intended for the formation of pulses of the clock frequency of programmer 1.
Схема 5 согласования приемника предназначена для преобразования уровня напряжения полученных от последовательного интерфейса 4 кодограмм в уровень напряжения, необходимый для работы программника 1.The receiver matching circuit 5 is intended to convert the voltage level received from the serial interface 4 codegrams to the voltage level necessary for the programmer 1 to work.
Последовательный интерфейс 4 предназначен для подключения внешнего устройства управления (на фигуре не показано).Serial interface 4 is designed to connect an external control device (not shown in the figure).
Схема 6 согласования передатчика предназначена для преобразования уровня напряжения кодограмм, сформированных программником 1, в уровень напряжения, необходимый для работы последовательного интерфейса 4.The transmitter matching circuit 6 is designed to convert the voltage level of the codograms generated by programmer 1 into the voltage level necessary for the operation of serial interface 4.
Схема 7 установки адреса предназначена для задания адреса блока исполнительного посредством формирования импульсов, поступающих на первую группу входов программника 1 в соответствии с информацией, поступающей на группу входов блока исполнительного при поступлении импульса управления с программника 1.The address setting circuit 7 is intended for setting the address of the executive unit by generating pulses arriving at the first group of inputs of programmer 1 in accordance with the information received at the group of inputs of the unit of executive when a control pulse is received from programmer 1.
Запоминающее устройство 8 предназначено для хранения значений эталонных последовательностей и номера последней использованной эталонной последовательности.The storage device 8 is designed to store the values of the reference sequences and the number of the last used reference sequence.
Схема 9 управления предназначена для преобразования уровня напряжения импульсов, сформированных программником 1, необходимого для управления схемами 11 и 12 совпадения.The control circuit 9 is designed to convert the voltage level of the pulses generated by the programmer 1, necessary to control the coincidence circuits 11 and 12.
Схема 10 контроля питания предназначена для контроля внутреннего напряжения питания и восстановления в исходное состояние первой схемы 11 совпадения при исчезновении внутреннего напряжения питания.The power control circuit 10 is designed to control the internal supply voltage and restore the initial state of the first coincidence circuit 11 when the internal supply voltage disappears.
Первая схема 11 совпадения предназначена для управления состоянием первой группы выходов блока исполнительного в соответствии с импульсами, полученными от программника 1.The first coincidence circuit 11 is used to control the state of the first group of outputs of the executive unit in accordance with the pulses received from programmer 1.
Вторая схема 12 совпадения предназначена для управления состоянием второй группы выходов блока исполнительного в соответствии с импульсами, полученными от программника 1.The second matching circuit 12 is intended to control the state of the second group of outputs of the executive unit in accordance with the pulses received from the programmer 1.
Схема 13 контроля целостности коммуникаций предназначена для осуществления контроля целостности коммуникаций, посредством размыкания контактов реле, замыкающих вход и выход блока исполнительного на время импульса управления, поступающего с программника 1.The circuit 13 for monitoring the integrity of communications is designed to monitor the integrity of communications by opening the relay contacts, closing the input and output of the executive unit for the duration of the control pulse received from programmer 1.
Программник 1 может быть выполнен на микропроцессоре, постоянном запоминающем устройстве и регистре. Схема 2 начальной установки может быть выполнена на микросхеме 5518АП1ТБМ и логическом инверторе. Схема 3 кварцевого резонатора может быть выполнена на кварцевом резонаторе и конденсаторах. Запоминающее устройство 8 может быть выполнено на микросхеме 1638РР1АУ. Схема 5 согласования приемника может быть выполнена на компараторе 1401СА1, транзисторах 2Т665 и микросхеме 249ЛП1А. Схема 6 согласования передатчика может быть выполнена на логических инверторах и оптопаре транзисторной 3ОТ110А(Б). Схема 7 установки адреса может быть выполнена на логическом инверторе, оптопарах транзисторных 3ОТ110А(Б), транзисторе 2Т664 и микросхемах 249ЛП1А. Схема 9 управления может быть выполнена на логических элементах, микросхеме 1554ИЕ10, оптопарах транзисторных 3ОТПОА(Б) и транзисторах 2Т664. Первая схема 11 совпадения может быть выполнена на поляризованном реле ТЭВ31 и реле РЭК81. Вторая схема 12 совпадения может быть выполнена на поляризованном реле ТЭВ31. Схема 10 контроля питания может быть выполнена на микросхеме 142ЕН8В и оптопаре транзисторной 3ОТПОА(Б). Последовательный интерфейс 4 представляет собой соединитель.Programmer 1 can be executed on a microprocessor, read-only memory and register. Initial installation circuit 2 can be performed on a 5518AP1TBM chip and a logical inverter. Scheme 3 of the quartz resonator can be performed on the quartz resonator and capacitors. The storage device 8 can be performed on the chip 1638PP1AU. The receiver matching circuit 5 can be performed on a 1401CA1 comparator, 2T665 transistors, and a 249LP1A chip. The transmitter matching circuit 6 can be performed on logical inverters and an optocoupler transistor 3ОТ110А (B). The address setting circuit 7 can be performed on a logical inverter, optocouplers of transistor 3OT110A (B), transistor 2T664 and microcircuits 249LP1A. The control circuit 9 can be performed on logic elements, a 1554IE10 chip, optocouplers of transistor 3OTPOA (B) and transistors 2T664. The first coincidence circuit 11 can be performed on a polarized relay TEV31 and relay REK81. The second matching circuit 12 can be performed on a polarized relay TEV31. The power control circuit 10 can be performed on a 142EN8V chip and a transistor 3OTPOA optocoupler (B). Serial interface 4 is a connector.
Блок исполнительный работает следующим образом.The executive unit operates as follows.
Перед началом работы в запоминающее устройство 8 записываются эталонные последовательности.Before starting work in the storage device 8 is recorded reference sequence.
При подаче напряжения питания на блок исполнительный на выходе схемы 2 начальной установки формируется импульс сброса, схема 3 кварцевого генератора формирует импульсы тактовой частоты программника 1, на выходах программника 1 устанавливается логическая «1». При этом со схемы 9 управления не поступают импульсы на первую 11 и вторую 12 схемы совпадения. После окончания импульса сброса программник 1 работает в соответствии с внутренней программой.When a supply voltage is applied to the executive unit, a reset pulse is generated at the output of the initial installation circuit 2, the crystal oscillator circuit 3 generates the clock frequency pulses of programmer 1, and the logic “1” is set at the outputs of programmer 1. In this case, no pulses are sent from the control circuit 9 to the first 11 and second 12 of the coincidence circuit. After the reset pulse ends, programmer 1 operates in accordance with the internal program.
В соответствии с внутренней программой, программник 1 формирует импульс управления на схему 7 установки адреса. В соответствии с импульсами, принятыми от схемы 7 установки адреса, программник 1 определяет адрес блока исполнительного и сохраняет его во внутреннее оперативно-запоминающее устройство (ОЗУ).In accordance with the internal program, programmer 1 generates a control pulse to the address setting circuit 7. In accordance with the pulses received from the address setting circuit 7, the programmer 1 determines the address of the executive unit and stores it in the internal random access memory (RAM).
От внешнего устройства управления (на фигуре не показано), подключенного к входу/выходу последовательного интерфейса 4, на блок исполнительный подаются кодограммы. С выхода последовательного интерфейса 4 кодограммы поступают через схему 5 согласования приемника на программник 1. Программник 1 после получения кодограммы выделяет из нее адрес, идентификатор, номер и последовательность. Выделенный адрес программник 1 сравнивает с адресом блока исполнительного, хранящимся в ОЗУ. В случае если адрес совпадает, программник 1 приступает к обработке принятой кодограммы и формированию ответной кодограммы.From an external control device (not shown in the figure) connected to the input / output of the serial interface 4, codograms are sent to the executive unit. From the output of the serial interface 4, the codograms are received through the receiver matching circuit 5 to programmer 1. After receiving the codogram, programmer 1 selects an address, identifier, number, and sequence from it. The programmer 1 compares the allocated address with the address of the executive unit stored in RAM. If the address matches, programmer 1 proceeds to the processing of the received codogram and the formation of the response codogram.
В случае если принятый номер больше номера, хранимого в запоминающем устройстве 8, программник 1 считывает с запоминающего устройства 8 эталонную последовательность, соответствующую принятому номеру, и сравнивает с принятой последовательностью. В случае совпадения последовательностей программник 1 через схему 9 управления формирует импульсы, необходимые для управления первой схемой 11 совпадения либо второй схемой 12 совпадения, в зависимости от выделенного из управляющей кодограммы идентификатора. При получении импульсов управления первая схема 11 совпадения переводит выходы (в соответствии с идентификатором) первой группы выходов блока исполнительного в состояние, соответствующее логической «1». Вторая схема 12 совпадения работает аналогично, управляя второй группой выходов блока исполнительного. Программник 1 сохраняет принятый номер в запоминающем устройстве 8.If the received number is greater than the number stored in the storage device 8, the programmer 1 reads from the storage device 8 a reference sequence corresponding to the received number, and compares it with the received sequence. In the case of coincidence of sequences, programmer 1 generates pulses through the control circuit 9 necessary to control the first coincidence circuit 11 or the second coincidence circuit 12, depending on the identifier extracted from the control codogram. Upon receipt of control pulses, the first coincidence circuit 11 transfers the outputs (in accordance with the identifier) of the first group of outputs of the executive unit to the state corresponding to logical “1”. The second matching circuit 12 operates similarly by controlling the second group of outputs of the executive unit. Programmer 1 stores the received number in memory 8.
При получении кодограммы восстановления программник 1 выделяет из нее идентификатор и через схему 9 управления формирует импульсы, необходимые для управления первой схемой 11 совпадения, либо второй схемой 12 совпадения, в зависимости от выделенного из кодограммы восстановления идентификатора. Первая схема 11 совпадения при этом переводит выходы (в соответствии с идентификатором) первой группы выходов блока исполнительного в состояние, соответствующее логическому «0». Вторая схема 12 совпадения работает аналогично, управляя второй группой выходов блока исполнительного.Upon receipt of the recovery codogram, the programmer 1 extracts the identifier from it and, through the control circuit 9, generates the pulses necessary for controlling the first coincidence circuit 11 or the second coincidence circuit 12, depending on the identifier extracted from the codogram. In this case, the first coincidence circuit 11 transfers the outputs (in accordance with the identifier) of the first group of outputs of the executive unit to the state corresponding to the logical “0”. The second matching circuit 12 operates similarly by controlling the second group of outputs of the executive unit.
Ответная кодограмма формируется программником 1. Сформированная кодограмма через схему 6 согласования передатчика и последовательный интерфейс 4 поступает на вход/выход блока исполнительного.The response codogram is generated by programmer 1. The generated codogram is transmitted through the transmitter matching circuit 6 and the serial interface 4 to the input / output of the executive unit.
При получении кодограммы запроса состояния программник 1 через четвертый и пятый входы определяет состояние второй и первой групп выходов блока исполнительного соответственно и формирует ответную кодограмму, содержащую информацию о состоянии групп выходов блока исполнительного.Upon receipt of the status request codogram, programmer 1, through the fourth and fifth inputs, determines the state of the second and first groups of outputs of the executive unit, respectively, and generates a response codogram containing information about the status of the groups of outputs of the executive unit.
В случае если при работе блока исполнительного происходит сбой напряжения питания, схема 10 контроля питания формирует импульс, необходимый для восстановления в исходное состояние первой схемы 11 совпадения.In the event that during operation of the executive unit a power failure occurs, the power control circuit 10 generates the pulse necessary to restore the first coincidence circuit 11 to its initial state.
При выключении питания состояние второй группы выходов блока исполнительного сохраняется вследствие отсутствия связи второй схемы 12 совпадения со схемой 10 контроля питания.When the power is turned off, the state of the second group of outputs of the executive unit is maintained due to the lack of communication of the second matching circuit 12 with the power control circuit 10.
Для контроля целостности коммуникаций внешнее управляющее устройство передает в блок исполнительный соответствующую кодограмму. При обработке кодограммы программник 1 формирует импульс в схему 13 контроля коммуникаций. Схема 13 контроля целостности коммуникаций на время импульса размыкает контакты реле, замыкающие вход и выход блока исполнительного.To control the integrity of communications, an external control device transmits an appropriate codogram to the executive unit. When processing a codogram, programmer 1 generates an impulse to a communications control circuit 13. The circuit 13 for monitoring the integrity of communications for the duration of the pulse opens the relay contacts that close the input and output of the executive unit.
В случае если выделенный из принятой кодограммы адрес не совпадает с адресом в ОЗУ, программник 1 не приступает к обработке принятой кодограммы и формированию ответной кодограммы. Таким образом осуществляется возможность выборочной работы при одновременном подключении к последовательному интерфейсу нескольких блоков исполнительных.If the address allocated from the received codogram does not match the address in RAM, programmer 1 does not proceed with processing the received codogram and generating the response codogram. Thus, it is possible to selectively work while simultaneously connecting several executive units to the serial interface.
Изготовлен макет, испытания которого подтвердили работоспособность блока исполнительного и достижение заявленного технического результата.A mock-up was made, tests of which confirmed the efficiency of the executive unit and the achievement of the claimed technical result.
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2015110002/08A RU2580426C1 (en) | 2015-03-20 | 2015-03-20 | Executive power |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2015110002/08A RU2580426C1 (en) | 2015-03-20 | 2015-03-20 | Executive power |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2580426C1 true RU2580426C1 (en) | 2016-04-10 |
Family
ID=55794088
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2015110002/08A RU2580426C1 (en) | 2015-03-20 | 2015-03-20 | Executive power |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2580426C1 (en) |
Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU50018U1 (en) * | 2005-08-24 | 2005-12-10 | Открытое акционерное общество "Научно-производственное предприятие "Рубин" (ОАО "НПП "Рубин") | DATA TRANSMISSION MULTIPLEXOR |
| EP1397747B1 (en) * | 2001-05-31 | 2006-01-04 | Koninklijke Philips Electronics N.V. | A power frequency adjustable uart device |
| RU57930U1 (en) * | 2006-04-10 | 2006-10-27 | Открытое акционерное общество "Научно-производственное предприятие "Рубин" (ОАО "НПП "Рубин") | PORTABLE SOFTWARE AND TECHNICAL COMPLEX |
| RU2406111C1 (en) * | 2009-10-30 | 2010-12-10 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Execution unit |
| RU2406121C2 (en) * | 2009-01-19 | 2010-12-10 | Открытое акционерное общество "Научно-производственное предприятие "Рубин" (ОАО "НПП "Рубин") | Multichannel data transmission equipment |
-
2015
- 2015-03-20 RU RU2015110002/08A patent/RU2580426C1/en active
Patent Citations (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1397747B1 (en) * | 2001-05-31 | 2006-01-04 | Koninklijke Philips Electronics N.V. | A power frequency adjustable uart device |
| RU50018U1 (en) * | 2005-08-24 | 2005-12-10 | Открытое акционерное общество "Научно-производственное предприятие "Рубин" (ОАО "НПП "Рубин") | DATA TRANSMISSION MULTIPLEXOR |
| RU57930U1 (en) * | 2006-04-10 | 2006-10-27 | Открытое акционерное общество "Научно-производственное предприятие "Рубин" (ОАО "НПП "Рубин") | PORTABLE SOFTWARE AND TECHNICAL COMPLEX |
| RU2406121C2 (en) * | 2009-01-19 | 2010-12-10 | Открытое акционерное общество "Научно-производственное предприятие "Рубин" (ОАО "НПП "Рубин") | Multichannel data transmission equipment |
| RU2406111C1 (en) * | 2009-10-30 | 2010-12-10 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" (Госкорпорация "Росатом") | Execution unit |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN105445648B (en) | Test trimming circuit and integrated circuit | |
| Zussa et al. | Power supply glitch induced faults on FPGA: An in-depth analysis of the injection mechanism | |
| RU2016107022A (en) | LEARNING READING MEMORY CONTROLLER | |
| US8627132B2 (en) | Autonomous multi-device event synchronization and sequencing technique eliminating master and slave assignments | |
| US20160292104A1 (en) | Setting method, communication device, and master device | |
| KR20130072070A (en) | Semiconductor integrated circuit and control method of testing the same | |
| RU2580426C1 (en) | Executive power | |
| US20240152173A1 (en) | Output signal generation circuit | |
| CN109240130B (en) | Programmable pin level control circuit | |
| JP2011035834A (en) | Communication system, communication apparatus and communication method | |
| TW201706607A (en) | Tester for integrated circuits on a silicon wafer and integrated circuit | |
| CN104461755A (en) | Circuit for resetting watchdog finitely and implementation method | |
| CN208806607U (en) | For controlling the device of the operation of integrated processing unit | |
| CN105141295B (en) | The self-calibration circuit of embedded clock | |
| WO2015144011A1 (en) | Device and method for avoiding failure of internal reset signal of chip | |
| WO2017096498A1 (en) | Method for setting parameter of slave based on rs485 communication system | |
| CN107623517A (en) | A kind of clock and the realization device for resetting control chip mode of operation | |
| US9405554B2 (en) | Method for initializing expended modules in programmable logic controller system | |
| KR102104967B1 (en) | Duplicated board setting method and the board thereof | |
| JP6205202B2 (en) | Electronic control device for vehicle | |
| TWI598716B (en) | Cpu unit, target unit, and plc system | |
| RU2406111C1 (en) | Execution unit | |
| US20240329684A1 (en) | Clock gating circuit for avoiding out-of-spec clock operations in self-timed circuits | |
| US6825705B2 (en) | Clock signal generation circuit and audio data processing apparatus | |
| JP6637635B2 (en) | Control / monitoring signal transmission system |