RU2537104C2 - Separation method of integrated circuits as to reliability - Google Patents

Separation method of integrated circuits as to reliability Download PDF

Info

Publication number
RU2537104C2
RU2537104C2 RU2013111006/28A RU2013111006A RU2537104C2 RU 2537104 C2 RU2537104 C2 RU 2537104C2 RU 2013111006/28 A RU2013111006/28 A RU 2013111006/28A RU 2013111006 A RU2013111006 A RU 2013111006A RU 2537104 C2 RU2537104 C2 RU 2537104C2
Authority
RU
Russia
Prior art keywords
reliability
integrated circuits
supply voltage
ett
annealing
Prior art date
Application number
RU2013111006/28A
Other languages
Russian (ru)
Other versions
RU2013111006A (en
Inventor
Митрофан Иванович Горлов
Алексей Юрьевич Зверев
Александр Александрович Винокуров
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет
Priority to RU2013111006/28A priority Critical patent/RU2537104C2/en
Publication of RU2013111006A publication Critical patent/RU2013111006A/en
Application granted granted Critical
Publication of RU2537104C2 publication Critical patent/RU2537104C2/en

Links

Abstract

FIELD: electricity.
SUBSTANCE: invention relates to electrical engineering, namely to methods providing quality and reliability of integrated circuits (IC), both logic and analogue ones. The essence of the invention consists in the fact that on a representative sample there performed is measurement of critical supply voltage (CSV) before and after the burn-in test (BT) with the duration of up to 100 h and after thermal annealing with the duration of 4-10 h at the temperature that is the maximum allowable for this type of IC; then, coefficient M is found and IC is separated as per its value as to reliability. M = Е C R B T Е C R S T Е C R B T Е К Р a n n ,
Figure 00000006
where Е C R S T , Е C R B T , Е К Р a n n
Figure 00000007
- values of CSV before BT, after BT and after annealing respectively.
EFFECT: proposed method allows reducing a risk of damage to the tested circuits at the action of external test factors on them.

Description

Изобретение относится к микроэлектронике, а именно к способам обеспечения качества и надежности интегральных схем (ИС) как логических, так и аналоговых, и может быть использовано как в процессе производства, так и при входном контроле на предприятиях-изготовителях радиоэлектронной аппаратуры.The invention relates to microelectronics, and in particular to methods for ensuring the quality and reliability of integrated circuits (ICs), both logical and analog, and can be used both in the production process and during input control at manufacturers of electronic equipment.

Известен способ выделения ИС повышенной надежности [1] по отбору ИС, проводимому по относительной величине изменения критического напряжения питания при нормальной и повышенной температуре. Недостатком способа является большая трудоемкость измерений критического напряжения питания (КНП) при повышенной температуре, а также невысокая точность.A known method of allocating ICs of increased reliability [1] for the selection of ICs, conducted by the relative magnitude of the change in the critical supply voltage at normal and elevated temperatures. The disadvantage of this method is the high complexity of measuring critical supply voltage (KNI) at elevated temperature, as well as low accuracy.

Наиболее близким является способ [2], согласно которому партию ИС подвергают предварительному разделению методом критического напряжения питания (КНП) и воздействуют на нее электростатическим разрядом (ЭСР) потенциалом, составляющим половину опасного, при этом после воздействия ЭСР методом КНП выделяют дополнительную партию ИС с повышенной надежностью, после чего проводят отжиг дефектов.The closest is the method [2], according to which a batch of ICs is subjected to preliminary separation by the critical supply voltage (KNI) method and is exposed to it by electrostatic discharge (ESD) with a potential that is half dangerous, and after exposure to ESR, an additional batch of ICs with increased reliability, after which annealing of defects is carried out.

Недостатком метода является то, что есть риск повредить схемы при воздействии ЭСР.The disadvantage of this method is that there is a risk of damage to the circuit when exposed to ESD.

Изобретение направлено на расширение функциональных возможностей.The invention is aimed at expanding functionality.

Это достигается следующим образом. Производится предварительное разделение партии по критическому напряжению питания. По результатам статистических данных определяется интервал КНП, в который укладывается большая часть (>90%) значений. Для схем, не попавших в этот интервал, делается вывод о пониженной надежности.This is achieved as follows. The batch is preliminarily divided by critical supply voltage. According to the results of statistical data, the KNI interval is determined, into which most (> 90%) values fit. For circuits that do not fall into this interval, a conclusion is drawn about reduced reliability.

Далее ИС подвергаются электротермотренировке (ЭТТ) продолжительностью до 100 ч и термическому отжигу в течение 4-10 ч при температуре, максимально допустимой для данного типа ИС. По результатам измерений КНП до, после ЭТТ и после термического отжига рассчитывается коэффициент М, характеризующий надежность ИС:Further, the ICs are subjected to electrical heating (ETT) for up to 100 hours and thermal annealing for 4-10 hours at a temperature maximum permissible for this type of IC. According to the results of measurements of KNI before, after ETT and after thermal annealing, the coefficient M is calculated, which characterizes the reliability of the IC:

M = Е К Р Э Т Т Е К Р Н А Ч Е К Р Э Т Т Е К Р о т ж ,

Figure 00000001
M = E TO R E T T - E TO R N BUT H E TO R E T T - E TO R about t well ,
Figure 00000001

где Е К Р Н А Ч , Е К Р Э Т Т , Е К Р о т ж

Figure 00000002
- значения КНП до ЭТТ, после ЭТТ и после отжига соответственно.Where E TO R N BUT H , E TO R E T T , E TO R about t well
Figure 00000002
- KNI values before ETT, after ETT and after annealing, respectively.

Формула имеет такой вид, т.к. при ЭТТ происходит деградация параметров ИС, а отжиг позволяет восстановить последствия ЭТТ и приблизить значения параметров к исходным значениям. Чем больше это отношение, тем менее надежна интегральная схема.The formula has this form, because with ETT, IP parameters degrade, and annealing allows you to restore the effects of ETT and bring the parameter values closer to the original values. The larger this ratio, the less reliable the integrated circuit.

Способ осуществляется следующим образом. На представительной выборке ИС, как логических, так и аналоговых, проводится измерение КНП, после чего проводится ЭТТ и термический отжиг, после них измеряются КНП, после чего находится коэффициент, характеризующий надежность ИС: M = Е К Р Э Т Т Е К Р Н А Ч Е К Р Э Т Т Е К Р о т ж .

Figure 00000003
The method is as follows. On a representative sample of ICs, both logical and analog, KNI is measured, then ETT and thermal annealing are performed, after which KNI is measured, after which there is a coefficient characterizing the reliability of the IS: M = E TO R E T T - E TO R N BUT H E TO R E T T - E TO R about t well .
Figure 00000003

В зависимости от значения критерия М, устанавливаемого для каждого типа ИС экспериментально, можно разделить партию ИС по надежности.Depending on the value of the criterion M, established experimentally for each type of IP, it is possible to divide the batch of IP by reliability.

1. Патент РФ №2365930, G01R 31/26. Опубликован 27.08.2009.1. RF patent No. 2365930, G01R 31/26. Published 08/27/2009.

2. Патент РФ №2230334, G01R 31/26. Опубликован 10.06.2004.2. RF patent No. 2230334, G01R 31/26. Published 06/10/2004.

Claims (1)

Способ разделения интегральных схем по надежности, в соответствии с которым на представительной выборке проводят измерение критического напряжения питания (КНП), находят коэффициент М и по его значению разделяют ИС по надежности, отличающийся тем, что критическое напряжение питания измеряют до и после электротермотренировки (ЭТТ) продолжительностью до 100 ч и после термического отжига продолжительностью 4 - 10 часов при температуре, максимально допустимой для данного типа ИС, а отбор интегральных схем проводят по относительной величине изменения критического напряжения питания, рассчитанной по формуле:
M = Е К Р Э Т Т Е К Р н а ч Е К Р Э Т Т Е К Р о т ж
Figure 00000004
,
где Е К Р н а ч , Е К Р Э Т Т , Е К Р о т ж
Figure 00000005
- значения КНП до ЭТТ, после ЭТТ и после отжига соответственно.
A method for separating integrated circuits by reliability, according to which a critical supply voltage (KNI) is measured on a representative sample, a coefficient M is found and the IS is separated by its value by reliability, characterized in that the critical supply voltage is measured before and after electrotraining (ETT) up to 100 hours and after thermal annealing for 4 to 10 hours at a temperature maximum permissible for this type of IC, and the selection of integrated circuits is carried out according to the relative value of changes in the critical supply voltage calculated by the formula:
M = E TO R E T T - E TO R n but h E TO R E T T - E TO R about t well
Figure 00000004
,
Where E TO R n but h , E TO R E T T , E TO R about t well
Figure 00000005
- KNI values before ETT, after ETT and after annealing, respectively.
RU2013111006/28A 2013-03-12 2013-03-12 Separation method of integrated circuits as to reliability RU2537104C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2013111006/28A RU2537104C2 (en) 2013-03-12 2013-03-12 Separation method of integrated circuits as to reliability

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2013111006/28A RU2537104C2 (en) 2013-03-12 2013-03-12 Separation method of integrated circuits as to reliability

Publications (2)

Publication Number Publication Date
RU2013111006A RU2013111006A (en) 2014-09-20
RU2537104C2 true RU2537104C2 (en) 2014-12-27

Family

ID=51583428

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2013111006/28A RU2537104C2 (en) 2013-03-12 2013-03-12 Separation method of integrated circuits as to reliability

Country Status (1)

Country Link
RU (1) RU2537104C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2684681C1 (en) * 2017-11-14 2019-04-11 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Method for separation of integral system-on-chip schemes according to reliability

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2269790C1 (en) * 2004-10-06 2006-02-10 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Method for selecting integration circuits of increased reliability
JP2009145126A (en) * 2007-12-12 2009-07-02 Fujitsu Microelectronics Ltd Semiconductor integrated circuit and method of controlling the same
RU2011123002A (en) * 2011-06-07 2012-12-20 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" METHOD FOR DISPATCHING SEMICONDUCTOR PRODUCTS OF REDUCED QUALITY LEVEL FROM PARTIES OF HIGHER RELIABILITY PRODUCTS

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2269790C1 (en) * 2004-10-06 2006-02-10 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Method for selecting integration circuits of increased reliability
JP2009145126A (en) * 2007-12-12 2009-07-02 Fujitsu Microelectronics Ltd Semiconductor integrated circuit and method of controlling the same
RU2011123002A (en) * 2011-06-07 2012-12-20 Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" METHOD FOR DISPATCHING SEMICONDUCTOR PRODUCTS OF REDUCED QUALITY LEVEL FROM PARTIES OF HIGHER RELIABILITY PRODUCTS

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
статья И.Б.БОНДАРЕНКО и В.А.АНТОНОВОЙ "Проблемы прогнозирования надежности при проведении ускоренных испытаний печатных узлов" Сборник трудов "Информационная безопасность, проектирование и технология элементов и узлов компьютерных систем", стр. 5 -7, Санкт-Петербург, 2012. статья А.Н.ВОЛКОВА "Роль ускоренных испытаний в определении надежности интегральных схем" в журнале "Молодой ученный" сир. 41 - 51 N 10 2012 г. *

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2684681C1 (en) * 2017-11-14 2019-04-11 федеральное государственное бюджетное образовательное учреждение высшего образования "Ульяновский государственный технический университет" Method for separation of integral system-on-chip schemes according to reliability

Also Published As

Publication number Publication date
RU2013111006A (en) 2014-09-20

Similar Documents

Publication Publication Date Title
US9841465B2 (en) Battery DC impedance measurement
EP2977770B1 (en) Leakage current detection method and device
US20220091062A1 (en) System and method for anomaly detection and total capacity estimation of a battery
RU2537104C2 (en) Separation method of integrated circuits as to reliability
CN108344936B (en) Test method of power semiconductor device
US20150042374A1 (en) Leakage Current Detection Method and Apparatus
CN103489806B (en) A kind of method of on-line monitoring ion dam age
US7588947B2 (en) Method of evaluating semiconductor device and method of manufacturing semiconductor device
JP5897393B2 (en) Resistance measuring device
US20090237088A1 (en) Method for inspecting insulation property of capacitor
RU2365930C1 (en) Method of selecting highly reliable integrated circuits
CN109308395A (en) Wafer scale space measurement abnormal parameters recognition methods based on LOF-KNN algorithm
JP2013120875A (en) Semiconductor wafer test method
RU2258234C1 (en) Method of reliability separation of semiconductor devices
RU2786050C1 (en) Method for separation of integrated circuits by reliability
JP5904367B2 (en) Method for producing non-aqueous electrolyte secondary battery
RU2324194C1 (en) Method of integrated circuit division upon reliability criterion
RU2529675C2 (en) Method of sorting integrated circuits according to reliability
RU2511633C2 (en) Method of screening low-quality semiconductor articles from batches of high-reliability articles
RU2269790C1 (en) Method for selecting integration circuits of increased reliability
RU2511617C2 (en) Method for comparative assessment of reliability of batches of semiconductor articles
CN113534033A (en) Calibration method and calibration system of test machine
RU2374658C1 (en) Separation method of semi-conducting items as to reliability
RU2326394C1 (en) Method of increasing reliability of batches of semi-conductor items
JP2017059564A (en) Semiconductor wafer inspection method and semiconductor device manufacturing method

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20160313