RU2466448C1

RU2466448C1 - Система для контроля цифровых электронных устройств

Info

Publication number: RU2466448C1
Application number: RU2011133003/08A
Authority: RU
Inventors: Анатолий Валерьевич Жуков (RU); Анатолий Валерьевич ЖУКОВ; Василий Анатольевич Ильиных (RU); Василий Анатольевич Ильиных
Original assignee: Закрытое акционерное общество "Комплексный технический сервис"
Priority date: 2011-07-28
Filing date: 2011-07-28
Publication date: 2012-11-10

Abstract

Данное предложение относится к вычислительной технике и может быть использовано в системах автоматического контроля цифровых устройств при их производстве и эксплуатации. Известна система для контроля электронных устройств, содержащая ЭВМ, блок сравнения, сдвиговый регистр, счетчик, тактовый генератор, распределитель импульсов, дешифратор нуля и элемент ИЛИ. С целью расширения возможностей применения системы за счет осуществления не только контроля исправности, но и контроля устойчивости функционирования электронных устройств в условиях частичного сбоя входного сигнала в систему дополнительно введены N-разрядный генератор случайных чисел, N-канальный ключ и N сумматоров. Сумматоры подключены к соответствующим разрядам выхода тестирующего сигнала ЭВМ и через N-канальный ключ - к выходу генератора случайных чисел. Они позволяют случайным образом изменять выходной тестирующий сигнал, а вся система контролирует адекватность реакций контролируемого электронного устройства. 1 ил.

Description

Данное предложение относится к вычислительной технике и может быть использовано в системах автоматического контроля цифровых устройств при их производстве и эксплуатации.

Известна система для контроля электронных устройств, содержащая управляемую электронно-вычислительную машину (ЭВМ), блоки согласования по входу и выходу с контролируемым объектом, блоки индикации и регистрации (Кобринский Я.Н., Зубов И.Н. Автоматизированная система анализа контроля и диагностики. Сборник «Электронная промышленность», №2, 1972).

Наиболее близкой по технической сущности к заявляемому устройству является система для контроля электронных устройств, принятая за прототип (Авторское свидетельство СССР №1005063, 1980 г.). Система содержит ЭВМ, блок сравнения, сдвиговый регистр, счетчик, тактовый генератор, распределитель импульсов, дешифратор нуля и элемент ИЛИ, причем управляющий выход, первый и второй информационные N-разрядные выходы ЭВМ соединены соответственно с первым входом тактового генератора, с соответствующими разрядами первого N-разрядного информационного входа блока сравнения и с входом контролируемого устройства, выход тактового генератора соединен с входом распределителя импульсов, первый, второй и третий выходы которого соединены соответственно с управляющим входом блока сравнения, с первым управляющим входом сдвигового регистра, с вторым управляющим входом сдвигового регистра и входом счетчика, первый выход которого соединен с информационным входом ЭВМ, N-разрядный выход контролируемого устройства соединен с соответствующими разрядами второго N-разрядного информационного входа блока сравнения, выход которого соединен с информационным входом сдвигового регистра, первый выход которого соединен с входом «прерывание» ЭВМ, а второй - с входом дешифратора нуля, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с вторым выходом счетчика, а выход - с вторым входом тактового генератора и входом «останов» ЭВМ.

Недостатком известной системы является узкая область ее применения, а именно только для осуществления контроля реакции устройства на детерминированный тестовый сигнал. Вместе с тем, достаточно часто требуется иметь представление не только о типовой реакции, но и реакции контролируемого цифрового устройства в условиях воздействия помех.

Цель настоящего предложения состоит в расширении возможностей применения системы за счет осуществления контроля устойчивости функционирования цифровых электронных устройств в условиях частичного сбоя входного сигнала.

Поставленная цель достигается тем, что в систему для контроля цифровых электронных устройств дополнительно введены N-разрядный генератор случайных чисел, N-канальный ключ и N сумматоров, причем первый вход каждого сумматора через соответствующий канал N-разрядного ключа соединен с соответствующим разрядом выхода N-разрядного генератора случайных чисел, каждый второй их вход - с соответствующими разрядами второго информационного выхода ЭВМ, а выходы - с соответствующими разрядами входа контролируемого устройства. Возможность осуществлять, при необходимости, изменение случайным образом каждого из разрядов тестирующего сигнала в зависимости от значения соответствующего разряда сигнала с генератора случайных чисел позволяет осуществлять помимо контроля исправности устройства и контроль устойчивости его функционирования.

Структурная схема заявляемой системы представлена на Фиг.1.

Система контроля цифровых электронных устройств состоит из следующих блоков: ЭВМ 1, управляющий вход которой соединен через шину 2 запуска с первым входом тактового генератора 3, а первый N-разрядный информационный выход соединен через шину 4 эталонных сигналов с соответствующими разрядами первого N-разрядного информационного входа блока 5 сравнения. Выход тактового генератора 3 соединен с входом распределителя импульсов 6, первый, второй и третий выходы которого соединены соответственно с управляющим входом блока 5 сравнения, с первым управляющим входом сдвигового регистра 7, с вторым управляющим входом сдвигового регистра 7 и входом счетчика 8, первый выход которого соединен через шину 9 адреса неисправности с информационным входом ЭВМ 1. N-разрядный выход контролируемого устройства соединен с соответствующими разрядами второго N-разрядного информационного входа блока 5 сравнения, выход которого соединен с информационным входом сдвигового регистра 7, первый выход которого соединен через шину 10 прерывания с входом «прерывание» ЭВМ 1, а второй - с входом дешифратора нуля 11. Выход дешифратора нуля 11 и второй выход счетчика 8 соединены соответственно с первым и вторым входами элемента ИЛИ 12, выход которого соединен через шину 13 останова с вторым входом тактового генератора 3 и входом «останов» ЭВМ 1. Каждый разряд второго N-разрядного информационного выхода ЭВМ 1 соединен с вторым входом соответствующего из сумматоров 14₁-14_N, первый вход которых соединен через соответствующий канал N-канального ключа 15 с соответствующим разрядом выхода N-разрядного генератора 16 случайных чисел. Выходы сумматоров 14 через выходную шину 17 тестовых сигналов соединены с входом контролируемого устройства.

Система работает следующим образом. Первоначально с помощью N-канального ключа 15 осуществляется выбор режима работы системы: контроль исправности - при выключенном ключе; контроль устойчивости - при включенном. На каждом шаге тестовой последовательности ЭВМ 1 считывает из памяти очередной тестовый набор кода, состоящего из единиц и нулей, и выдает этот код на вторые входы N сумматоров. При отключенном N-канальном ключе 15 на первые входы сумматоров поступают нули и тестовый набор кода не изменяется. При включении N-канального ключа 15 на первые входы сумматоров 14 подаются соответствующие случайные сигналы в виде нуля или единицы с генератора случайных чисел 16 и измененный случайным образом тестовый набор кода по выходной шине 17 подается на контролируемый объект. Затем по шине 4 ЭВМ 1 передает в блок 5 эталонный набор кода, соответствующий ответным сигналам контролируемого объекта. По окончании переходных процессов в контролируемом объекте ЭВМ 1 по шине 2 запускает тактовый генератор 3, который начинает вырабатывать последовательность тактовых импульсов, поступающих на вход распределителя импульсов 6. Первый тактовый импульс с распределителя импульсов 6 разрешает сравнение сигналов контролируемого блока с эталоном. В результате сравнения на блоке 5 образуется код, содержащий единицы в тех разрядах, где не произошло сравнение. По второму тактовому импульсу код блока 5 переписывается на сдвиговый регистр 7.

В случае если дешифратор 11 выдает сигнал, свидетельствующий об отсутствии единиц на сдвиговом регистре 7, этот сигнал через элемент ИЛИ 12 поступает по шине 13 на вход ЭВМ 1 и на вход тактового генератора 3, блокируя выработку тактовых импульсов.

В случае если на сдвиговом регистре 7 записан код, содержащий единицы, все последующие тактовые сигналы поступают на сдвиговый регистр 7 и счетчик 8, где по каждому тактовому импульсу происходит сдвиг на один разряд и прибавление единицы к счетчику 8. Если на выходе сдвигового регистра 7 появляется сигнал логической единицы, что свидетельствует о несовпадении сигнала данного разряда контролируемого объекта с эталоном, то по шине 10 прерываний в ЭВМ 1 поступает сигнал прерывания. Содержимое счетчика 8 в этот момент указывает номер разряда, в котором произошло несравнение.

Получив сигнал прерывания, ЭВМ 1 принимает и записывает в память содержимое счетчика 8 по шине 9 адреса неисправности, после чего переходит к контролю других устройств. При появлении следующего несовпадения процесс повторяется.

Если в оставшихся после очередного несовпадения разрядах отсутствует единица, дешифратор 11 выдает сигнал об отсутствии единиц на сдвиговом регистре 7, который через элемент ИЛИ 12 поступает по шине 13 останова на вход ЭВМ 1 и на вход тактового генератора, блокируя выработку тактовых импульсов.

По сигналу окончания проверки ЭВМ 1 либо выдает код следующей тестовой проверки, либо производит дешифровку неисправностей.

Таким образом, система, в зависимости от состояния N-канального ключа 15, позволяет проверять устройства как на исправность, так и на устойчивость функционирования.

Claims

Система для контроля цифровых электронных устройств, содержащая электронно-вычислительную машину, блок сравнения, сдвиговый регистр, счетчик, тактовый генератор, распределитель импульсов, дешифратор нуля и элемент ИЛИ, причем управляющий выход, первый и второй информационные N-разрядные выходы электронно-вычислительной машины соединены соответственно с первым входом тактового генератора, с соответствующими разрядами первого N-разрядного информационного входа блока сравнения и с входом контролируемого устройства, выход тактового генератора соединен с входом распределителя импульсов, первый, второй и третий выходы которого соединены соответственно с управляющим входом блока сравнения, с первым управляющим входом сдвигового регистра, с вторым управляющим входом сдвигового регистра и входом счетчика, первый выход которого соединен с информационным входом электронно-вычислительной машины, N-разрядный выход контролируемого устройства соединен с соответствующими разрядами второго N-разрядного информационного входа блока сравнения, выход которого соединен с информационным входом сдвигового регистра, первый выход которого соединен с входом «прерывание» электронно-вычислительной машины, а второй - с входом дешифратора нуля, выход которого соединен с первым входом элемента ИЛИ, второй вход которого соединен с вторым выходом счетчика, а выход - с вторым входом тактового генератора и входом «останов» электронно-вычислительной машины, отличающаяся тем, что дополнительно введены N-разрядный генератор случайных чисел, N-канальный ключ и N сумматоров, причем первый вход каждого сумматора через соответствующий канал N-разрядного ключа соединен с соответствующим разрядом выхода N-разрядного генератора случайных чисел, каждый второй их вход - с соответствующими разрядами второго информационного выхода электронно-вычислительной машины, а выходы - с соответствующими разрядами входа контролируемого устройства.