RU2420017C1

RU2420017C1 - Device for automatic regulation of accumulation time of photodetector matrix on charge coupled devices

Info

Publication number: RU2420017C1
Application number: RU2010114759/09A
Authority: RU
Inventors: Вячеслав Михайлович Смелков (RU); Вячеслав Михайлович Смелков
Original assignee: Вячеслав Михайлович Смелков
Priority date: 2010-04-13
Filing date: 2010-04-13
Publication date: 2011-05-27

Abstract

FIELD: information technology.

SUBSTANCE: invention can be used particularly in designing television cameras in which sensitivity is regulated by automatically changing the accumulation time of the photodetector made from a matrix of charge coupled devices (CCD matrix). The device for automatic regulation of accumulation time, having series-connected video signal processing unit and video signal level evaluating unit, as well as a first comparator, a saw-tooth voltage generator, a D flip-flop and a level conversion unit, also includes a second comparator, a bias voltage source, an adder and an RS flip-flop.

EFFECT: design of a device for automatic regulation of accumulation time with high noise immunity, which prevents faults in the level of the output pulse in intervals exposed to noise.

5 dwg

Description

Предлагаемое изобретение относится к телевидению и может быть использовано, в частности, при построении телекамер, у которых регулировка чувствительности осуществляется посредством автоматического изменения времени накопления фотоприемника, выполненного на матрице приборов с зарядовой связью (матрице ПЗС).The present invention relates to television and can be used, in particular, in the construction of cameras in which sensitivity is adjusted by automatically changing the accumulation time of a photodetector made on a matrix of charge-coupled devices (CCD matrix).

Наиболее близким по технической сущности к заявляемому изобретению следует считать устройство автоматической регулировки времени накопления [1], содержащее последовательно соединенные блок обработки видеосигнала и блок оценки уровня видеосигнала, причем информационный вход блока обработки видеосигнала подключен к выходу матрицы ПЗС, первый управляющий вход блока обработки видеосигнала - к выходу сигнала синхронизации приемника (ССП), второй управляющий вход блока обработки видеосигнала - к выходу сигналу смеси гасящих импульсов (СмГИ), а выход блока оценки уровня видеосигнала - к неинвертирующему входу компаратора, инвертирующий вход которого подключен к выходу генератора пилообразного напряжения, вход которого подключен к выходу кадровых синхроимпульсов (КСИ), при этом выход компаратора через блок преобразования уровней подключен к управляющему входу матрицы ПЗС.The closest in technical essence to the claimed invention should be considered a device for automatically adjusting the accumulation time [1], containing a series-connected video signal processing unit and a video signal level estimating unit, the information input of the video signal processing unit being connected to the output of the CCD matrix, the first control input of the video signal processing unit is to the output of the receiver synchronization signal (SSP), the second control input of the video signal processing unit - to the output of the signal of the blanking pulse mixture (SmG I), and the output of the video signal level estimator is connected to the non-inverting input of the comparator, the inverting input of which is connected to the output of the sawtooth generator, the input of which is connected to the output of the frame sync pulses (CSI), while the output of the comparator through the level conversion unit is connected to the control input of the CCD .

Для устройства прототипа предполагается наличие следующих дополнительных признаков:For the prototype device, the following additional features are assumed:

- временное положение переднего и заднего фронтов выходного импульса «привязано» к интервалу обратного хода ближайшей строки при помощи D-триггера путем подачи сигнала на D-вход триггера, C-вход которого подключен к инверсному выходу строчных синхроимпульсов (ССИ), как это выполнено в описании патента [2];- the temporary position of the leading and trailing edges of the output pulse is “tied” to the reverse range of the nearest line using the D-trigger by supplying a signal to the D-input of the trigger, the C-input of which is connected to the inverse output of the horizontal sync pulses (SSI), as is done in patent description [2];

- фотоприемная матрица ПЗС имеет схемотехническую организацию «строчный перенос» или «кадровый перенос», или «строчно-кадровый перенос» выполнена по современной технологии скрытого канала и содержит в своем составе антиблюминговый сток и электронный затвор.- the CCD photodetector matrix has the circuit organization “line transfer” or “frame transfer”, or “line-frame transfer” made according to modern technology of the hidden channel and includes an anti-blooming drain and an electronic shutter.

Недостаток прототипа - низкая помехоустойчивость устройства, что приводит к сбоям уровней выходного импульса в интервалах воздействия помехи на регулирующее напряжение в петле обратной связи.The disadvantage of the prototype is the low noise immunity of the device, which leads to malfunctions of the levels of the output pulse in the intervals of the interference on the regulatory voltage in the feedback loop.

Задача изобретения - разработка устройства автоматической регулировки времени накопления (устройства АРВН) с повышенной помехоустойчивостью, исключающей сбои уровней выходного импульса в интервалах воздействия помехи.The objective of the invention is the development of a device for automatically adjusting the accumulation time (ARVN device) with increased noise immunity, eliminating malfunctions of the output pulse levels in the intervals of exposure to interference.

Поставленная задача решается тем, что в заявляемое устройство АРВН, которое содержит последовательно соединенные блок обработки видеосигнала и блок оценки уровня видеосигнала, причем информационный вход блока обработки видеосигнала подключен к выходу матрицы ПЗС, первый управляющий вход блока обработки видеосигнала - к выходу ССП, второй управляющий вход блока обработки видеосигнала - к выходу СмГИ, а выход блока оценки уровня видеосигнала - к неинвертирующему входу первого компаратора, инвертирующий вход которого подключен к выходу генератора пилообразного напряжения, вход которого подключен к выходу КСИ, а также D-триггер, C-вход которого подключен к инверсному выходу ССИ, а выход D-триггера через блок преобразования уровней - к управляющему входу матрицы ПЗС, введены источник напряжения смещения, сумматор, второй компаратор и RS-триггер, причем первый вход сумматора подключен к выходу источника напряжения смещения, второй вход сумматора - к выходу генератора пилообразного напряжения, а выход сумматора - к неинвертирующему входу второго компаратора, инвертирующий вход которого подключен к выходу блока оценки уровня видеосигнала, при этом выход второго компаратора подключен к S-входу RS-триггера, R-вход которого подключен к выходу первого компаратора, а выход RS-триггера - к D-входу D-триггера.The problem is solved in that the inventive device ARVN, which contains a series-connected video processing unit and a unit for evaluating the video signal, and the information input of the video processing unit is connected to the output of the CCD matrix, the first control input of the video processing unit to the output of the CSP, the second control input the video signal processing unit to the SMGI output, and the output of the video signal level estimator to the non-inverting input of the first comparator, the inverting input of which is connected to the output a sawtooth voltage generator, the input of which is connected to the output of the CSI, as well as a D-trigger, the C-input of which is connected to the inverse output of the SSI, and the output of the D-trigger through the level conversion unit - to the control input of the CCD, the bias voltage source, adder, the second comparator and the RS-trigger, the first adder input connected to the output of the bias voltage source, the second adder input to the output of the sawtooth generator, and the adder output to the non-inverting input of the second comparator, the inverting input which is connected to the output of the video signal level estimator, while the output of the second comparator is connected to the S-input of the RS-trigger, the R-input of which is connected to the output of the first comparator, and the output of the RS-trigger is connected to the D-input of the D-trigger.

Сопоставительный анализ с прототипом показывает, что заявляемое устройство АРВН отличается наличием новых блоков: источника напряжения смещения, сумматора, второго компаратора и RS-триггера, а также наличием новых связей между собой и с остальными блоками.Comparative analysis with the prototype shows that the inventive device ARVN is characterized by the presence of new units: bias voltage source, adder, second comparator and RS-trigger, as well as the presence of new connections between each other and with the other blocks.

Совокупность этих отличительных признаков не известна из уровня техники, поэтому заявляемое решение отвечает требованию новизны.The combination of these distinctive features is not known from the prior art, therefore, the claimed solution meets the requirement of novelty.

Технический результат предлагаемого изобретения в части повышения помехоустойчивости достигается введением гистерезиса в процесс сравнения измеряемой величины (видеосигнала) с линейно изменяющимся в течение прямого хода по кадру напряжением.The technical result of the invention in terms of improving noise immunity is achieved by introducing hysteresis into the process of comparing the measured value (video signal) with voltage linearly changing during the forward stroke along the frame.

По техническому результату и методам его достижения заявляемое решение соответствует требованию о наличии изобретательского уровня. На фиг.1 изображена структурная схема заявляемого устройства АРВН; на фиг.2 - временные диаграммы, поясняющие воздействие помехи в работу прототипа; на фиг.3 - структурная схема одного из возможных вариантов выполнения блока оценки уровня видеосигнала; на фиг.4 - временные диаграммы, поясняющие работу заявляемого устройства; на фиг.5 - иллюстрация процесса антиблюмингового стока в матрице ПЗС со скрытым каналом проводимости.According to the technical result and methods for its achievement, the claimed solution meets the requirement of inventive step. Figure 1 shows a structural diagram of the inventive device ARVN; figure 2 is a timing chart explaining the effect of interference in the operation of the prototype; figure 3 is a structural diagram of one of the possible embodiments of the unit for evaluating the level of the video signal; figure 4 - timing diagrams explaining the operation of the claimed device; figure 5 is an illustration of the process of anti-blooming drain in the CCD matrix with a hidden conduction channel.

Устройство АРВН (фиг.1) содержит последовательно соединенные блок 2 обработки видеосигнала и блок 3 оценки уровня видеосигнала, причем информационный вход блока 2 подключен к выходу матрицы ПЗС в позиции 1, первый управляющий вход блока 2 - к выходу ССП, а второй управляющий вход блока 2 - к выходу СмГИ, выход блока 3 - соответственно к неинвертирующему входу первого компаратора 4 и инвертирующему входу второго компаратора 5, причем инвертирующий вход компаратора 4 подключен к выходу генератора 6 пилообразного напряжения, а неинвертирующий вход компаратора 5 - к выходу сумматора 7, первый вход которого подключен к источнику 8 напряжения смещения, а второй вход сумматора 7 - к выходу генератора 6, при этом выход компаратора 4 подключен к R-входу RS-триггера 9, S-вход которого подключен к выходу компаратора 5, а выход RS-триггера 9 - к D-входу D-триггера 10, C-вход которого подключен к инверсному выходу ССИ, а выход D-триггера 10 - к входу блока 11 преобразования уровней, выход которого подключен к управляющему входу матрицы 1 ПЗС.The ARVN device (Fig. 1) contains a video signal processing unit 2 and a video signal level estimator 3 connected in series, the information input of block 2 being connected to the output of the CCD in position 1, the first control input of block 2 to the output of the CSP, and the second control input of the block 2 — to the SMGI output, block 3 output — respectively, to the non-inverting input of the first comparator 4 and the inverting input of the second comparator 5, and the inverting input of the comparator 4 is connected to the output of the sawtooth voltage generator 6, and the non-inverting input to omparator 5 - to the output of the adder 7, the first input of which is connected to the bias voltage source 8, and the second input of the adder 7 - to the output of the generator 6, while the output of the comparator 4 is connected to the R-input of the RS-trigger 9, the S-input of which is connected to the output of the comparator 5, and the output of the RS-trigger 9 to the D-input of the D-trigger 10, the C-input of which is connected to the inverse output of the SSI, and the output of the D-trigger 10 to the input of the level conversion unit 11, the output of which is connected to the control input matrix 1 CCD.

В дальнейшем изложении описания заявляемого решения предполагается, что матрица 1 ПЗС организована по принципу «кадровый перенос». Она состоит из последовательно связанных зарядовой связью секции накопления с антиблюминговой областью, секции хранения, выходного регистра и выходного устройства преобразования «заряд-напряжение». Управляющий вход матрицы 1 ПЗС, который является затвором антиблюминговой области, становится одновременно и «электронным затвором» фотоприемника, как это имеет место в современных отечественных ПЗС, см., например, [3].In the further description of the proposed solution, it is assumed that the CCD matrix 1 is organized on the basis of the “personnel transfer” principle. It consists of the accumulation section with the anti-blooming region, the storage section, the output register, and the output device of the charge-voltage conversion, which are connected in series with the charge coupling. The control input of the CCD matrix 1, which is the shutter of the anti-blooming area, also becomes the “electronic shutter” of the photodetector, as is the case in modern domestic CCDs, see, for example, [3].

Блок 2 обработки видеосигнала, как и в прототипе, предназначен для обеспечения предварительной фильтрации тактовой помехи, усиления и привязки видеосигнала по уровню «черного», а также замешивания в сигнал изображения кадровых и строчных импульсов гашения.The video signal processing unit 2, as in the prototype, is designed to provide preliminary filtering of clock noise, amplification and reference of the video signal according to the “black” level, as well as mixing in the image signal of frame and line blanking pulses.

Блок 3 оценки уровня видеосигнала осуществляет детектирование сигнала изображения с выхода блока 2 для получения регулирующего напряжения автоподстройки, которое пропорционально размаху видеосигнала. Регулирующее напряжение, как и в прототипе, появляется на выходе блока 3 с некоторой амплитудной задержкой (U_з), что необходимо для обеспечения стабилизации видеосигнала при высоком отношении сигнал/шум. Это означает, что при значениях освещенности E матрицы 1 ПЗС, удовлетворяющих условию: 0<E≤(0,85…0,9) E_макс, где E_макс - максимальная освещенность, определяющая точку перегиба световой характеристики ПЗС при максимальной длительности времени накопления, величина регулирующего напряжения с выхода блока 3 должна быть равна нулю. Блок 3 может быть реализован, как и в прототипе, на основе пикового детектирования видеосигнала. Если детектирование пикового значения видеосигнала оказывается неприемлемым, а необходимо детектирование среднего уровня сигнала изображения, то блок 3 может быть выполнен по структурной схеме, приведенной на фиг.3 чертежей, как предложено в работе [2]. Она включает интегратор 3-1, усилитель 3-2 напряжения и разностный усилитель 3-3 напряжения.Block 3 estimates the level of the video signal performs the detection of the image signal from the output of block 2 to obtain a regulatory voltage auto-tuning, which is proportional to the amplitude of the video signal. The regulatory voltage, as in the prototype, appears at the output of block 3 with a certain amplitude delay (U _s ), which is necessary to ensure stabilization of the video signal with a high signal to noise ratio. This means that when the illumination values E of the CCD matrix 1 satisfy the condition: 0 <E≤ (0.85 ... 0.9) E _max , where E _max is the maximum illumination that determines the inflection point of the light characteristic of the CCD at the maximum accumulation time, the value of the control voltage from the output of block 3 should be zero. Block 3 can be implemented, as in the prototype, based on the peak detection of the video signal. If the detection of the peak value of the video signal is unacceptable, and it is necessary to detect the average level of the image signal, then block 3 can be performed according to the structural diagram shown in figure 3 of the drawings, as proposed in [2]. It includes a 3-1 integrator, a 3-2 voltage amplifier, and a 3-3 voltage differential amplifier.

Генератор 5 пилообразного напряжения, D-триггер 6 и блок 7 преобразования уровней не отличаются по схемотехническому исполнению от соответствующих блоков прототипа.Generator 5 sawtooth voltage, D-trigger 6 and block 7 level conversion does not differ in circuit design from the corresponding blocks of the prototype.

Компараторы 4 и 10 выполняются совершенно аналогично. При этом компаратор 4 сравнивает информационный сигнал (регулирующее напряжение) с выхода блока 3 с уровнем пилообразного напряжения с выхода блока 5, а компаратор 10 - тот же информационный сигнал, но при подаче его на инвертирующий вход, с уровнем пилообразного напряжения, подаваемого на неинвертирующий вход, - с выхода сумматора 9.Comparators 4 and 10 are performed in exactly the same way. In this case, the comparator 4 compares the information signal (control voltage) from the output of block 3 with the sawtooth voltage level from the output of block 5, and the comparator 10 compares the same information signal, but when it is supplied to the inverting input, with the level of the sawtooth voltage supplied to the non-inverting input , - from the output of the adder 9.

Сумматор 9 предназначен для осуществления простого суммирования постоянного напряжения U_{смещения} с выхода блока 8 и пилообразного напряжения с выхода блока 5. Блок 9 может быть выполнен на операционном усилителе по схеме неинвертирующего сумматора, например, [4, с.113].The adder 9 is designed to perform a simple summation of the DC _bias voltage U from the output of block 8 and the sawtooth voltage from the output of block 5. Block 9 can be performed on an operational amplifier according to the non-inverting adder circuit, for example, [4, p.113].

Источник 8 напряжения смещения может быть выполнен на основе схемы регулируемого стабилизированного напряжения с двумя стабилитронами. Максимальная величина выходного напряжения блока 8 равна разности напряжений стабилизации. Такая схема обеспечивает хорошую температурную компенсацию выходного напряжения, поскольку напряжения обоих стабилитронов в диапазоне температур изменяются одинаковым образом.The bias voltage source 8 can be made on the basis of a regulated stabilized voltage circuit with two zener diodes. The maximum output voltage of block 8 is equal to the voltage difference of the stabilization. Such a circuit provides good temperature compensation of the output voltage, since the voltages of both zener diodes in the temperature range vary in the same way.

RS-триггер 11 имеет функциональные признаки однозначно определенного понятия. Обращаем внимание, что инвертирующие кружки у входов R и S (см. фиг.1) означают, что активным уровнем сигнала для установки триггера в состояния 1 и 0 является уровень логического нуля на одном из входов.The RS-trigger 11 has the functional features of a uniquely defined concept. Please note that the inverting circles at the inputs R and S (see Fig. 1) mean that the active signal level for setting the trigger to states 1 and 0 is the logic zero level at one of the inputs.

Устройство АРВН работает следующим образом. Воспользуемся для описания работы заявляемого устройства временными диаграммами (см. фиг.4) путем непосредственного сравнения с временными диаграммами прототипа (см. фиг.2). Отметим, что на этих чертежах на эпюрах «а» для раскладки процессов во времени изображен кадровый синхроимпульс КСИ, который следует с периодом полукадров T_п, а его длительность соответствует интервалу переноса зарядовых пакетов в матрице 1 ПЗС из секции накопления в секцию хранения.The device ARVN works as follows. We will use to describe the operation of the claimed device timing diagrams (see figure 4) by direct comparison with the timing diagrams of the prototype (see figure 2). Note that in these drawings, the diagrams “a” for the time-dependent processes depict the CSI frame sync pulse, which follows with the half-frame period T _p , and its duration corresponds to the interval of transfer of charge packets in the CCD matrix 1 from the storage section to the storage section.

Допустим, что в некоторый момент освещенность на фотомишени матрицы 1 ПЗС превышает максимальную (E_макс). Тогда величина видеосигнала с выхода ПЗС будет такова, что на выходе блока 3 появится регулирующее напряжение, отличное от нуля (см. фиг.4б, эпюра Б). Это напряжение подается на инвертирующий вход компаратора 10 и одновременно на неинвертирующий вход компаратора 4. При этом на инвертирующий вход компаратора 4 в качестве опорного напряжения поступает с выхода блока 5 пилообразное напряжение (см. эпюру А), а на неинвертирующий вход компаратора 10 - пилообразное напряжение с выхода сумматора 9 (см. эпюру В). Отметим, что эпюра В совпадает по форме с эпюрой А, но смещена относительно нее на величину U_{смещения} в сторону положительных значений напряжения. В интервале Δt₁ U_Б>U_А, а U_В<U_Б, поэтому на выходе компаратора 4 устанавливается уровень логической 1, а на выходе компаратора 10 - уровень логического 0. В результате на R-входе RS-триггера 11 присутствует логическая 1, а на S-входе - логический 0, следовательно, сам триггер устанавливается в состояние 1 (см. фиг.4в, которая изображает уровни выходных напряжений на прямом выходе (Q) триггера 11).Suppose that at some point the illumination on the photographic target of the CCD matrix 1 exceeds the maximum (E _max ). Then the magnitude of the video signal from the output of the CCD will be such that at the output of block 3 a regulating voltage other than zero appears (see Fig. 4b, diagram B). This voltage is applied to the inverting input of the comparator 10 and simultaneously to the non-inverting input of the comparator 4. In this case, a sawtooth voltage (see diagram A) is supplied from the output of unit 5 to the inverting input of the comparator 4, and a sawtooth voltage is applied to the non-inverting input of the comparator 10 from the output of the adder 9 (see diagram B). Note that plot B coincides in shape with plot A, but is shifted relative to it by a value U of _bias towards positive voltage values. In the interval Δt ₁ U _B > U _A , and U _B <U _B , therefore, logic 1 is set at the output of comparator 4, and logic 0 is set at the output of comparator 10. As a result, logic 1 is present at the R-input of RS-trigger 11 , and at the S-input - logical 0, therefore, the trigger itself is set to state 1 (see figv, which depicts the output voltage levels at the direct output (Q) of the trigger 11).

Предположим, что в интервале Δt₂ в сигнале Б имеет место помеха, как показано на фиг.4б. При этом U_Б>U_А, a U_В может в некоторые моменты времени превышать U_Б. Тогда на обоих входах RS-триггера 11 устанавливаются логические 1, но триггер согласно своему устройству хранит состояние 1. Эта ситуация сохраняется и в интервале Δt₃, но по его окончании U_Б<U_А, a U_В>U_Б. Тогда в последующем интервале Δt₄ на R-входе RS-триггера 11 присутствует логический 0, а на S-входе - логическая 1, в результате чего сам триггер переходит в состояние 0.Assume that in the interval Δt ₂ in the signal B there is interference, as shown in figb. Moreover, U _B > U _A , a U _B may at some points in time exceed U _B. Then, logic 1 is set at both inputs of the RS-trigger 11, but the trigger, according to its device, stores state 1. This situation also persists in the interval Δt ₃ , but at its end U _B <U _A , a U _B > U _B. Then in the subsequent interval Δt ₄ at the R-input of the RS-trigger 11 there is a logical 0, and at the S-input - a logical 1, as a result of which the trigger itself goes into state 0.

Предположим, что в интервале Δt₅ в сигнале Б снова имеет место помеха. При этом U_В>U_Б, a U_А может в некоторые моменты превышать U_Б. В этом случае на обоих входах RS-триггера 11 появляются логические 1, но в соответствии со своим устройством триггер сохраняет предыдущее состояние 0.Suppose that in the interval Δt ₅ in the signal B there is interference again. Moreover, U _B > U _B , and U _A may at some points exceed U _B. In this case, logical 1 appears on both inputs of the RS-trigger 11, but in accordance with its device, the trigger retains the previous state 0.

Таким образом, выходной сигнал RS-триггера 11 (см. фиг.4в) становится невосприимчив к помехам, которые могут иметь место в регулирующем напряжении на выходе блока 3 оценки уровня видеосигнала. В прототипе же в сигнале на выходе единственного компаратора игнорируются помехи в интервале Δt₂, но будут иметь место ложные срабатывания в интервале Δt₅ (см. фиг.2в).Thus, the output signal of the RS flip-flop 11 (see Fig. 4c) becomes immune to interference that may occur in the control voltage at the output of the video signal level estimator 3. In the prototype, in the signal at the output of a single comparator, interference in the interval Δt _{2 is} ignored, but false responses in the interval Δt ₅ will take place (see Fig. 2c).

Далее выходной сигнал RS-триггера 11 подается, как и в прототипе, на D-вход D-триггера 6, на С-вход которого поступает инвертированный строчный синхроимпульс ССИ (см. фиг.4г). Благодаря этому передний и задний фронты входного импульса (см. фиг.4д) оказываются «привязанными» к временному интервалу внутри обратного хода по строке.Next, the output signal of the RS-flip-flop 11 is supplied, as in the prototype, to the D-input of the D-flip-flop 6, to the C-input of which an inverted horizontal sync pulse of the SSI is supplied (see Fig. 4d). Due to this, the leading and trailing edges of the input pulse (see Fig. 4e) turn out to be “tied” to the time interval inside the reverse stroke along the line.

Выходной сигнал D-триггера 6, как и в прототипе, преобразуется затем в блоке 7 в двухуровневый сигнал (см. фиг.4е) с уровнями импульсных смещений, необходимых для управления затвором антиблюминговой (стоковой) области матрицы ПЗС.The output signal of the D-flip-flop 6, as in the prototype, is then converted in block 7 into a two-level signal (see Fig. 4f) with the levels of impulse displacements necessary to control the shutter of the anti-blooming (drain) region of the CCD.

Для типовой технологической организации антиблюмингового стока в матрице ПЗС с каналом проводимости n-типа (см. фиг.5) сигнал с выхода блока 7 подается на затвор GA. Во время световой перегрузки матрицы ПЗС на затвор GA подается высокий уровень импульсного смещения, поэтому потенциальный барьер снимается, затвор открывается, а на фотомишени исключается процесс накопления фотоэлектронов. Носители зарядов, не задерживаясь в потенциальных ямах под фазными электродами Ф2Н секции накопления, устремляются в более глубокие ямы, создаваемые потенциалом DA стоковой области, а далее рекомбинируют в подложку фотоприемника (см. фиг.5б).For a typical technological organization of the anti-blooming drain in a CCD with an n-type conduction channel (see Fig. 5), the signal from the output of block 7 is supplied to the gate GA. During the light overload of the CCD, a high level of pulsed bias is applied to the GA shutter, so the potential barrier is removed, the shutter opens, and the photoelectron accumulation process is eliminated on the target. The charge carriers, not lingering in potential wells under the phase electrodes of the F2H accumulation section, rush into deeper wells created by the potential DA of the drainage region, and then recombine into the photodetector substrate (see Fig. 5b).

Когда световая перегрузка матрицы ПЗС устранена, на затвор GA подается нижний уровень импульсного смещения, закрывая его и реализуя режим накопления с сокращенным внутри полукадра временем Т_н сбора носителей (см. фиг.5а).When the light overload of the CCD is eliminated, the lower level of the pulse bias is applied to the shutter GA, closing it and realizing the accumulation mode with a reduced time T _{n of} carrier collection inside the half-frame (see Fig. 5a).

В предлагаемом устройстве АРВН повышена ее помехоустойчивость, т.к. исключаются ложные срабатывания компаратора, а, следовательно, и сбои экспонирования накопителя в процессе его адаптации к освещенности.In the proposed device ARVN increased its noise immunity, because false triggers of the comparator are excluded, and, consequently, malfunctions of the exposure of the drive in the process of its adaptation to illumination.

В настоящее время все блоки предлагаемого решения освоены или могут быть освоены отечественной промышленностью, поэтому следует считать предлагаемое изобретение соответствующим требованию о промышленной применимости.Currently, all blocks of the proposed solution have been mastered or can be mastered by domestic industry, therefore, the proposed invention should be considered as meeting the requirement for industrial applicability.

ИСТОЧНИКИ ИНФОРМАЦИИINFORMATION SOURCES

1. Володин В.А., Лобанов В.Д., Уваров Н.Е. Экспериментальная ТВ камера на основе ПЗС // Техника кино и телевидения, 1982, №3, с.54-56.1. Volodin V.A., Lobanov V.D., Uvarov N.E. An experimental CCD-based TV camera // Technique of Cinema and Television, 1982, No. 3, pp. 54-56.

2. Патент США №3931463 SCENE BRIGHTNESS COMPENSATION SYSTEM WITH CHARGE TRANSFER IMAGER, МКИ² - H04N 3/14; H01L 29/78; H01L 31/00, заявлен 23.07.1974, опубл. 06.01.1976.2. US patent No. 3931463 SCENE BRIGHTNESS COMPENSATION SYSTEM WITH CHARGE TRANSFER IMAGER, MKI ² - H04N 3/14; H01L 29/78; H01L 31/00, claimed 07.23.1974, publ. 01/06/1976.

3. Тимофеев В.О. Матричные ФППЗ видимого и ближнего ИК диапазонов с эффективным антиблюмингом и электронным затвором. Доклад на XII научно-технической конференции «Пути развития телевизионных фотоэлектронных приборов и устройств на их основе», 27-29 июня 2001, С.-Петербург. Тезисы докладов, с.74.3. Timofeev V.O. Matrix FPPZ visible and near infrared ranges with effective anti-blooming and electronic shutter. Report at the XII scientific and technical conference "Ways of development of television photoelectronic devices and devices based on them", June 27-29, 2001, St. Petersburg. Abstracts, p. 74.

4. Фолкенберри Л. Применение операционных усилителей и линейных ИС. Перевод с английского. - М.: Мир, 1985.4. Falkenberry L. Application of operational amplifiers and linear ICs. Translation from English. - M.: Mir, 1985.

Claims

A device for automatically adjusting the accumulation time of the photodetector matrix on charge-coupled devices (CCDs), comprising a video signal processing unit and a video signal level estimating unit, the information input of the video processing unit being connected to the output of the CCD matrix, the first control input of the video processing unit being connected to the signal output receiver synchronization (SSP), the second control input of the video signal processing unit - to the output of the signal of the blanking pulse mixture (SMGI), and the output of the level estimation unit video signal - to the non-inverting input of the first comparator, the inverting input of which is connected to the output of the sawtooth generator, the input of which is connected to the output of the frame clock (CSI), as well as the D-trigger, the C-input of which is connected to the inverse output of the horizontal clock (SSI), and the output of the D-trigger through the level conversion unit - to the control input of the CCD matrix, characterized in that the bias voltage source, the adder, the second comparator and the RS-trigger are introduced, the first adder input connected to the output bias voltage source, the second adder input to the output of the sawtooth generator, and the adder output to the non-inverting input of the second comparator, the inverting input of which is connected to the output of the video signal level estimator, while the output of the second comparator is connected to the S-input of the RS trigger, R - the input of which is connected to the output of the first comparator, and the output of the RS-trigger is connected to the D-input of the D-trigger.