RU2417507C1 - Способ синхронизации цифровой системы управления - Google Patents
Способ синхронизации цифровой системы управления Download PDFInfo
- Publication number
- RU2417507C1 RU2417507C1 RU2010116600/07A RU2010116600A RU2417507C1 RU 2417507 C1 RU2417507 C1 RU 2417507C1 RU 2010116600/07 A RU2010116600/07 A RU 2010116600/07A RU 2010116600 A RU2010116600 A RU 2010116600A RU 2417507 C1 RU2417507 C1 RU 2417507C1
- Authority
- RU
- Russia
- Prior art keywords
- voltage
- control system
- digital control
- output
- synchronising
- Prior art date
Links
Images
Abstract
Изобретение относится к области электротехники и может быть использовано для синхронизации цифровых систем управления вентильными преобразователями в трехфазных управляемых мостовых выпрямителях с микропроцессорной системой управления и широким диапазоном регулирования углов управления силовых полупроводников. Технический результат состоит в повышении точности синхронизации в условиях работы нескольких преобразователей на сеть ограниченной мощности или от преобразовательного трансформатора при непосредственной подаче синхронизирующего напряжения с входных шин управляемого мостового выпрямителя. В способе синхронизации цифровой системы управления формируют синхроимпульс путем сравнения фильтрованного синхронизирующего напряжения с опорным напряжением, для исключения накопительной ошибки интегрирования постоянной составляющей синхронизирующего напряжения ограничивают диапазон изменения выходного сигнала интегратора, причем скорость нарастания в два раза меньше, чем скорость спада сигнала, а для исключения фазовой погрешности при изменении частоты питающей сети напряжение выходного компаратора устанавливают равным половине максимального значения выходного интегратора с учетом напряжения смещения таким, что синхронизация цифровой системы управления осуществляется в момент наибольшего значения первой гармоники синхронизирующего напряжения. 2 ил.
Description
Предлагаемый способ относится к классу изобретений в области синхронизации цифровых систем управления вентильными преобразователями и предназначен для использования в трехфазных управляемых мостовых выпрямителях с микропроцессорной системой управления и широким диапазоном регулирования углов управления силовых полупроводников.
Известен способ для фазовой синхронизации системы управления (патент №4941796/07, опубл. 07.03.1993. Бюл. №9), в котором напряжение синхронизации через разделительный трансформатор подают на два последовательно соединенных интегратора, обеспечивающих подавление импульсных помех, выходной сигнал с которых подают на входы компараторов, работающих в противофазе. На выходах компараторов формируют противофазные прямоугольные импульсы напряжения со скважностью, равной двум, синхронизированные основной гармоникой синхросигнала, причем фронты нарастания и спада импульсов совпадают по времени с моментами перехода через нуль основной гармоники синхросигнала.
Недостатком данного способа является то, что при скважности импульсов, отличной от двух, возможно накопление ошибки интегрирования с последующим насыщением интегратора.
Технический результат предлагаемого изобретения состоит в повышении точности синхронизации в условиях работы нескольких преобразователей на сеть ограниченной мощности или от преобразовательного трансформатора при непосредственной подаче синхронизирующего напряжения с входных шин управляемого мостового выпрямителя. Искажения синхронизирующего напряжения от идеальной синусоидальной формы обусловлены как работой других потребителей электрической энергии, так и работой самого выпрямителя.
Техническая задача решается тем, что в известном способе фазовой синхронизации системы управления, заключающемся в том, что формируют синхроимпульс путем сравнения фильтрованного синхронизирующего напряжения с опорным напряжением, для исключения накопительной ошибки интегрирования постоянной составляющей синхронизирующего напряжения ограничивают диапазон изменения выходного сигнала интегратора, причем скорость нарастания в два раза меньше, чем скорость спада сигнала, а для исключения фазовой погрешности при изменении частоты питающей сети напряжение выходного компаратора устанавливают равным половине максимального значения выходного интегратора, с учетом напряжения смещения, таким, что синхронизация цифровой системы управления осуществляется в момент наибольшего значения первой гармоники синхронизирующего напряжения.
На фиг.1 изображена структурная схема изобретения, реализующего предлагаемый способ синхронизации; на фиг.2 - временные диаграммы, поясняющие принцип формирования синхроимпульса (СИ).
Блок 1 (фиг.1) представляет собой блок согласования синхронизирующего напряжения с входами микроконтроллера, блоки 2,4 - логические компараторы, блоки 3,5 - цифровые интеграторы с ограничением выходного сигнала, блок 6 - логическое устройство сравнения, 7 - цифровой интегратор, 8 - логический компаратор.
Синхронизирующее напряжение Uc с входных шин управляемого мостового выпрямителя подается на согласующий разделительный трансформатор и через него на блок 1 (фиг.2а), который обеспечивает дополнительную гальваническую развязку и согласование выходного сигнала с уровнями, приемлемыми для обработки микроконтроллером. Сигнал с выхода блока 1 подается на вход блоков 2 и 4 (фиг.2б, в), представляющих собой логические компараторы, работающие в противофазе. С выхода компараторов сигнал подается на фильтры, представляющие собой интеграторы с ограничением уровня выходного сигнала определенным максимальным значением и нулем (фиг.2г, д). При подаче логической единицы на вход интеграторов выходное напряжение нарастает, а при логическом нуле - спадает. Сигналы с выходов интеграторов подаются на логическое устройство сравнения 6. Уровень логической единицы устанавливается, если сигнал с выхода интегратора 3 больше, чем сигнал на выходе интегратора 5. В противном случае устанавливается уровень логического нуля (фиг.2е). Тем самым осуществляется помехозащищенность блока синхронизации от импульсов, как обусловленных работой силовых преобразователей (коммутационные провалы напряжения), так и другими источниками (например, коммутация индуктивных нагрузок).
Блок 7 представляет собой интегратор с ограничением минимального выходного сигнала нулевым значением. При подаче логической единицы с логического устройства сравнения 6 выходной сигнал интегратора 7 нарастает, а при логическом нуле спадает, причем темп нарастания в два раза медленней, чем темп спада. Это необходимо для исключения накопительной ошибки интегрирования постоянной составляющей входного сигнала. В блоке 8 происходит сравнение входного цифрового сигнала с опорным, значение которого определяется по формуле
где Uм - максимальное значение цифрового сигнала интегратора 7, Uсм - цифровой сигнал смещения, пропорциональный углу γ.
Угол γ определяется от момента отсчета до момента формирования логической единицы устройством сравнения 6 и зависит от постоянной времени интегратора 3.
В момент переключения компаратора (передний фронт) происходит формирование синхроимпульса (фиг.2ж, з). При этом синхронизация цифровой системы управления осуществляется при максимальном значении синхронизирующего напряжения.
Таким образом, повышение точности синхронизации заключается в том, что за счет использования двойного интегрирования сигнала эффективно подавляются импульсные помехи, и синхронизация цифровой системы управления осуществляется в момент наибольшего значения первой гармоники синхронизирующего напряжения.
Claims (1)
- Способ фазовой синхронизации системы управления трехфазным мостовым выпрямителем, заключающийся в том, что формируют синхроимпульс путем сравнения фильтрованного синхронизирующего напряжения с опорным напряжением, отличающийся тем, что для исключения накопительной ошибки интегрирования постоянной составляющей синхронизирующего напряжения ограничивают диапазон изменения выходного сигнала интегратора, причем скорость нарастания в два раза меньше, чем скорость спада сигнала, а для исключения фазовой погрешности при изменении частоты питающей сети напряжение выходного компаратора устанавливают равным половине максимального значения выходного интегратора с учетом напряжения смещения таким, что синхронизация цифровой системы управления осуществляется в момент наибольшего значения первой гармоники синхронизирующего напряжения.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2010116600/07A RU2417507C1 (ru) | 2010-04-26 | 2010-04-26 | Способ синхронизации цифровой системы управления |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2010116600/07A RU2417507C1 (ru) | 2010-04-26 | 2010-04-26 | Способ синхронизации цифровой системы управления |
Publications (1)
Publication Number | Publication Date |
---|---|
RU2417507C1 true RU2417507C1 (ru) | 2011-04-27 |
Family
ID=44731697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2010116600/07A RU2417507C1 (ru) | 2010-04-26 | 2010-04-26 | Способ синхронизации цифровой системы управления |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2417507C1 (ru) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2461948C1 (ru) * | 2011-04-29 | 2012-09-20 | Государственное образовательное учреждение высшего профессионального образования "Южно-Уральский государственный университет" | Устройство синхронизации |
RU2772321C1 (ru) * | 2021-04-23 | 2022-05-18 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Способ и устройство синхронизации системы управления преобразователями напряжения |
-
2010
- 2010-04-26 RU RU2010116600/07A patent/RU2417507C1/ru not_active IP Right Cessation
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2461948C1 (ru) * | 2011-04-29 | 2012-09-20 | Государственное образовательное учреждение высшего профессионального образования "Южно-Уральский государственный университет" | Устройство синхронизации |
RU2772321C1 (ru) * | 2021-04-23 | 2022-05-18 | федеральное государственное автономное образовательное учреждение высшего образования "Северо-Кавказский федеральный университет" | Способ и устройство синхронизации системы управления преобразователями напряжения |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
Choi et al. | A cross-coupled master–slave interleaving method for boundary conduction mode (BCM) PFC converters | |
US10320310B2 (en) | Power conversion device | |
Xu et al. | A novel closed loop interleaving strategy of multiphase critical mode boost PFC converters | |
KR20110086094A (ko) | 가변 pfc 및 계통 연계형 버스 전압 제어 | |
JP7226287B2 (ja) | 直流電源装置および直流電源装置の制御方法 | |
RU2417507C1 (ru) | Способ синхронизации цифровой системы управления | |
JPWO2015050094A1 (ja) | 電源システムおよび電源装置 | |
Adragna et al. | Analysis and performance evaluation of interleaved DCM/CCM boundary boost PFC converters around zero-crossing of line voltage | |
CN104378087B (zh) | 基于gps秒脉冲同步电源输出的电路及系统 | |
Vorobyov et al. | Low-cost voltage zero-crossing detector for ac-grid applications | |
CN203859740U (zh) | 一种基于全数字锁相环的电网静止无功发生装置 | |
JP2015089197A (ja) | 風力発電用電力変換装置 | |
PL412104A1 (pl) | Układ przekształtnika DC/DC/AC | |
RU2383985C1 (ru) | Устройство синхронизации | |
KR20080109826A (ko) | Pwm 인버터 장치 | |
RU2461948C1 (ru) | Устройство синхронизации | |
CN102130453B (zh) | 一种在线并联交流电源模块输出高精度同步信号的方法 | |
RU2647792C1 (ru) | Способ синхронизации системы управления тяговыми преобразователями с питающим напряжением тяговой сети | |
RU154184U1 (ru) | Активный фильтр высших гармоник с возможностью компенсации реактивной мощности | |
Sun et al. | A new PLL based on fast positive and negative sequence decomposition algorithm with matrix operation under distorted grid conditions | |
JP2010250728A (ja) | インバータ装置 | |
CN102377414B (zh) | 电路调节器及其同步时钟脉冲产生电路 | |
RU161375U1 (ru) | Трехфазный преобразователь напряжения | |
Davoodnezhad et al. | A three-level self-synchronizing hysteresis current regulator with constant switching frequency | |
RU2400910C1 (ru) | Адаптивное устройство синхронизации |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20120427 |