RU2402152C1 - Cascode differential amplifier with low voltage of zero shift - Google Patents

Cascode differential amplifier with low voltage of zero shift Download PDF

Info

Publication number
RU2402152C1
RU2402152C1 RU2009119631/09A RU2009119631A RU2402152C1 RU 2402152 C1 RU2402152 C1 RU 2402152C1 RU 2009119631/09 A RU2009119631/09 A RU 2009119631/09A RU 2009119631 A RU2009119631 A RU 2009119631A RU 2402152 C1 RU2402152 C1 RU 2402152C1
Authority
RU
Russia
Prior art keywords
output
input
current
emitter
transistor
Prior art date
Application number
RU2009119631/09A
Other languages
Russian (ru)
Inventor
Николай Николаевич Прокопенко (RU)
Николай Николаевич Прокопенко
Александр Игоревич Серебряков (RU)
Александр Игоревич Серебряков
Петр Сергеевич Будяков (RU)
Петр Сергеевич Будяков
Original Assignee
Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС") filed Critical Государственное образовательное учреждение высшего профессионального образования "Южно-Российский государственный университет экономики и сервиса" (ГОУ ВПО "ЮРГУЭС")
Priority to RU2009119631/09A priority Critical patent/RU2402152C1/en
Application granted granted Critical
Publication of RU2402152C1 publication Critical patent/RU2402152C1/en

Links

Images

Landscapes

  • Amplifiers (AREA)

Abstract

FIELD: radio engineering. ^ SUBSTANCE: cascode differential amplifier comprises input differential cascade (DC) (1), with the first (2) and second (3) current outputs, the first (4) and second (5) output transistors (T) with combined bases, auxiliary source of voltage (6), the first current mirror (CM) (7), input of which is connected to collector T (4), output is connected to collector T (5) and input (8) of buffer amplifier (9), comprising input T (10), besides type of conductivity of input T (10) of buffer amplifier (9) is identical to type of conductivity of T (4) and T (5), emitter T (4) is connected to the first (2) output of DC (1), and emitter T (5) is connected to the second (3) current output of DC (1). Circuit includes the second CM (16), input of which is connected to bases T (4) and T (5), output is connected to emitter T (5), and common unit is connected to auxiliary source of supply voltage (6). ^ EFFECT: reduced absolute value of shift voltage and its temperature drift. ^ 8 dwg

Description

Изобретение относится к области радиотехники и связи и может быть использовано в качестве устройства усиления аналоговых сигналов, в структуре аналоговых микросхем различного функционального назначения (например, в компараторах и прецизионных операционных усилителях (ОУ) с малыми значениями эдс смещения нуля).The invention relates to the field of radio engineering and communication and can be used as a device for amplifying analog signals in the structure of analog microcircuits for various functional purposes (for example, in comparators and precision operational amplifiers (op amps) with small values of the emf of zero bias).

В современной радиоэлектронной аппаратуре находят применение дифференциальные усилители (ДУ) с существенно различными параметрами. Особое место занимают каскодные ДУ с простейшей двухкаскадной архитектурой, содержащие небольшое число элементов и характеризующиеся повышенным частотным диапазоном [1-12]. На их основе выполняются, например, различные классы селективных цепей, где число маломощных усилителей может измеряться десятками единиц. Предлагаемое изобретение относится к данному типу ДУ.In modern electronic equipment, differential amplifiers (DU) with significantly different parameters are used. A special place is occupied by cascode remote controls with the simplest two-stage architecture, containing a small number of elements and characterized by an increased frequency range [1-12]. On their basis, for example, various classes of selective circuits are performed, where the number of low-power amplifiers can be measured in tens of units. The present invention relates to this type of remote control.

В качестве прототипа авторами выбран каскодный дифференциальный усилитель, входящий в структуру повторителя напряжения (стабилизатора) по патенту Франции 2.227.574 (схема fig.1 при использовании следующих сочетаний функциональных узлов: fig.3с и fig.4a). Это же техническое решение запатентовано еще в трех странах NL, DE, JP [12].As a prototype, the authors chose a cascode differential amplifier included in the structure of the voltage follower (stabilizer) according to French patent 2.227.574 (diagram fig.1 using the following combinations of functional units: fig.3c and fig.4a). The same technical solution is patented in three more countries NL, DE, JP [12].

Существенный недостаток известного ДУ фиг.1 состоит в том, что он имеет повышенное значение систематической составляющей напряжения смещения нуля (Uсм), зависящей от свойств его архитектуры.A significant drawback of the known DE of FIG. 1 is that it has an increased value of the systematic component of the zero bias voltage (U cm ), which depends on the properties of its architecture.

Основная цель предлагаемого изобретения состоит в уменьшении абсолютного значения Uсм и его температурного дрейфа.The main objective of the invention is to reduce the absolute value of U cm and its temperature drift.

Поставленная цель достигается тем, что в дифференциальном усилителе фиг.1, содержащем входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 и второй 5 выходные транзисторы с объединенными базами, вспомогательный источник напряжения питания 6, первое токовое зеркало 7, вход которого соединен с коллектором первого 4 выходного транзистора, выход - подключен к коллектору второго 5 выходного транзистора и входу 8 буферного усилителя 9, содержащего входной 10 транзистор, причем тип проводимости входного 10 транзистора буферного усилителя 9 идентичен типу проводимости первого 4 и второго 5 выходных транзисторов, эмиттер первого 4 выходного транзистора связан с первым 2 токовым выходом входного дифференциального каскада, а эмиттер второго 5 выходного транзистора соединен со вторым 3 токовым выходом входного дифференциального каскада 1, предусмотрены новые элементы и связи - в схему введено второе токовое зеркало 16, вход которого связан с базами первого 4 и второго 5 выходных транзисторов, выход - подключен к эмиттеру второго 5 выходного транзистора, а общий узел - связан со вспомогательным источником напряжения питания 6.This goal is achieved in that in the differential amplifier of figure 1, containing the input differential stage 1 with the first 2 and second 3 current outputs, the first 4 and second 5 output transistors with integrated bases, an auxiliary voltage source 6, the first current mirror 7, input which is connected to the collector of the first 4 output transistor, the output is connected to the collector of the second 5 output transistor and input 8 of the buffer amplifier 9 containing the input 10 transistor, and the type of conductivity of the input 10 transistor buffer The black amplifier 9 is identical to the conductivity type of the first 4 and second 5 output transistors, the emitter of the first 4 output transistor is connected to the first 2 current output of the input differential stage, and the emitter of the second 5 output transistor is connected to the second 3 current output of the input differential stage 1, new elements and connection - the second current mirror 16 is introduced into the circuit, the input of which is connected to the bases of the first 4 and second 5 output transistors, the output is connected to the emitter of the second 5 output transistor, and the common node - connected to an auxiliary voltage supply 6.

Схема усилителя-прототипа показана на фиг.1. На фиг.2 представлена схема заявляемого устройства в соответствии с формулой изобретения.The amplifier circuit of the prototype is shown in figure 1. Figure 2 presents a diagram of the inventive device in accordance with the claims.

На фиг.3 и 4 показаны частные случаи выполнения токового зеркала 11.Figures 3 and 4 show particular cases of execution of the current mirror 11.

На фиг.5 приведена схема заявляемого устройства для случая, когда в ней используется так называемый «перегнутый» каскод (элементы 4, 5, 7, 10, 12).Figure 5 shows a diagram of the inventive device for the case when it uses the so-called "bent" cascode (elements 4, 5, 7, 10, 12).

В схеме фиг.6, соответствующей фиг.2, введен дополнительный транзистор терморадиационной компенсации 26.In the circuit of FIG. 6 corresponding to FIG. 2, an additional thermoradiation compensation transistor 26 is introduced.

На фиг.7 показаны схемы дифференциального усилителя - прототипа (левая часть) и заявляемого ДУ (правая часть) в среде компьютерного моделирования PSpice на моделях интегральных транзисторов ФГУП НПП «Пульсар».7 shows a diagram of a differential amplifier - prototype (left side) and the claimed remote control (right side) in the computer simulation environment PSpice on models of integrated transistors of FSUE NPP Pulsar.

На фиг.8 приведены температурные зависимости напряжения смещения нуля схем фиг.7.In Fig.8 shows the temperature dependence of the bias voltage zero of the schemes of Fig.7.

Каскодный дифференциальный усилитель фиг.2 содержит входной дифференциальный каскад 1 с первым 2 и вторым 3 токовыми выходами, первый 4 и второй 5 выходные транзисторы с объединенными базами, вспомогательный источник напряжения питания 6, первое токовое зеркало 7, вход которого соединен с коллектором первого 4 выходного транзистора, выход - подключен к коллектору второго 5 выходного транзистора и входу 8 буферного усилителя 9, содержащего входной 10 транзистор, причем тип проводимости входного 10 транзистора буферного усилителя 9 идентичен типу проводимости первого 4 и второго 5 выходных транзисторов, эмиттер первого 4 выходного транзистора связан с первым 2 токовым выходом входного дифференциального каскада, а эмиттер второго 5 выходного транзистора соединен со вторым 3 токовым выходом входного дифференциального каскада 1. В схему введено второе токовое зеркало 16, вход которого связан с базами первого 4 и второго 5 выходных транзисторов, выход - подключен к эмиттеру второго 5 выходного транзистора, а общий узел - связан со вспомогательным источником напряжения питания 6.The cascode differential amplifier of FIG. 2 comprises an input differential stage 1 with first 2 and second 3 current outputs, first 4 and second 5 output transistors with integrated bases, an auxiliary voltage supply 6, a first current mirror 7, the input of which is connected to the collector of the first 4 output transistor, output - connected to the collector of the second 5 output transistor and input 8 of the buffer amplifier 9 containing the input 10 transistor, and the conductivity type of the input 10 of the transistor of the buffer amplifier 9 is identical to the type the conductivity of the first 4 and second 5 output transistors, the emitter of the first 4 output transistor is connected to the first 2 current output of the input differential stage, and the emitter of the second 5 output transistor is connected to the second 3 current output of the input differential stage 1. The second current mirror 16 is input into the circuit, input which is connected with the bases of the first 4 and second 5 output transistors, the output is connected to the emitter of the second 5 output transistor, and the common node is connected to an auxiliary source of supply voltage 6.

В частном случае буферный усилитель 9 в схеме фиг.2 содержит токостабилизирующий двухполюсник 12, а входной параллельно-балансный каскад 1 реализован на транзисторах 13, 14 и двухполюснике 15.In a particular case, the buffer amplifier 9 in the circuit of figure 2 contains a current-stabilizing two-terminal 12, and the input parallel-balanced cascade 1 is implemented on transistors 13, 14 and two-terminal 15.

Токовые зеркала 11 на фиг.3 и 4 выполнены на элементах 16, 17, 18 и 19.Current mirrors 11 in figure 3 and 4 are made on the elements 16, 17, 18 and 19.

В схеме фиг.5 входной параллельно-балансный каскад 1 реализован на транзисторах 20 и 21, а также двухполюсниках 22, 23 и 24, а в буферный усилитель 9 введена цепь согласования потенциалов 25.In the circuit of FIG. 5, the input parallel-balanced stage 1 is implemented on transistors 20 and 21, as well as two-terminal devices 22, 23 and 24, and a potential matching circuit 25 is introduced into the buffer amplifier 9.

В схеме фиг.6 введен транзистор терморадиационной компенсации 26, имеющий (так же как и транзистор 17 токового зеркала 11) р-n переход на подложку 27, идентичный р-n переходу 28 транзистора 17.In the circuit of FIG. 6, a thermoradiation compensation transistor 26 is introduced, having (like the transistor 17 of the current mirror 11) a pn junction to the substrate 27 that is identical to the pn junction 28 of the transistor 17.

Рассмотрим факторы, определяющие систематическую составляющую напряжения смещения нуля UCM в схеме фиг.2, т.е. зависящие от схемотехники ДУ.Consider the factors that determine the systematic component of the bias voltage zero CM U in the circuit of figure 2, i.e. depending on the circuitry of the remote control.

Если ток двухполюсника 15 равен величине 2I0, то токи выходов 2 и 3, входной (Iвх.7) и выходной (IВых.7) токи подсхемы 7:If the current 15 is equal to the two-terminal 2I 0, the output currents of 2 and 3, the input (I .7 Rin) and output (I Vyh.7) currents subcircuit 7:

Figure 00000001
Figure 00000001

Figure 00000002
Figure 00000002

Figure 00000003
Figure 00000003

где Iб.р=Iэ.ii - ток базы n-p-n транзисторов 4, 5, 13, 14, 10 при эмиттерном токе Iэ.i=I0;where I bp = I e.i / β i is the base current of npn transistors 4, 5, 13, 14, 10 with an emitter current I e.i = I 0 ;

βi - коэффициент усиления по току базы n-p-n транзистора.β i is the current gain of the base npn of the transistor.

Как следствие, разность токов в узле «А» при его коротком замыкании на эквипотенциальную общую шинуAs a result, the current difference in the node "A" when it is shorted to the equipotential common bus

Figure 00000004
Figure 00000004

где IБУ=2Iб.р - ток базы n-p-n транзистора 10 буферного усилителя 9. Подставляя (3)÷(6) в (7) находим, что разностный ток, определяющий Uсм,where I = 2I BU BR - npn transistor 10, the base current of the buffer amplifier 9. Substituting (3) ÷ (6) in (7), we find that the difference current, which determines U cm,

Figure 00000005
Figure 00000005

Как следствие, при Iр=0 не требуется смещения нуля ДУ1 фиг.2 на величину Uсм, подача которого на его входы Вх.(+)1, Вх.(-)2 компенсирует разностный ток Iр в узле «А».As a result, when I p = 0, zero offset DN1 of FIG. 2 is not required by U cm , the supply of which to its inputs Bx. (+) 1, In. (-) 2 compensates for the differential current I p in the node "A".

Таким образом, в заявляемом устройстве уменьшается систематическая составляющая Uсм, обусловленная конечной величиной β транзисторов и его радиационной (или температурной) зависимостью. Как следствие, это уменьшает Uсм, так как разностный ток Iр в узле «А» создает Uсм, зависящее от крутизны преобразования входного дифференциального напряжения Uвх ДУ в выходной ток узла «А»:Thus, in the inventive device, the systematic component U cm decreases due to the final value of β transistors and its radiation (or temperature) dependence. As a result, this reduces U cm , since the differential current I p in the node “A” creates U cm , which depends on the steepness of the conversion of the input differential voltage U in the remote control into the output current of the node “A”:

Figure 00000006
Figure 00000006

где rэ14=rэ13 - сопротивления эмиттерных переходов входныхwhere r e14 = r e13 - resistance of the input emitter transitions

транзисторов 14 и 13 дифференциального каскада 1. transistors 14 and 13 of the differential stage 1.

Поэтому для схемы фиг.2Therefore, for the circuit of FIG. 2

Figure 00000007
Figure 00000007

где φт=26 мВ - температурный потенциал.where φ t = 26 mV is the temperature potential.

В ДУ-прототипе фиг.1 Iр≠0, поэтому здесь систематическая составляющая Uсм.1 получается на порядок больше (UCM.1=-1,17 мВ), чем в заявляемой схеме (UCM.1 = 43 мкВ, (фиг.8)).In the remote control prototype of FIG. 1, I p ≠ 0, therefore, here the systematic component U cm. 1 is an order of magnitude larger (U CM.1 = -1.17 mV) than in the claimed circuit (U CM.1 = 43 μV, (Fig. 8)).

Компьютерное моделирование схем фиг.3 подтверждает (фиг.4) данные теоретические выводы.Computer simulation of the schemes of figure 3 confirms (figure 4) these theoretical conclusions.

Если необходимо обеспечить симметрию амплитуд положительных и отрицательных полуволн выходного напряжения ДУ фиг.7, то следует ввести вторую цепь смещения потенциалов V4.If it is necessary to ensure the symmetry of the amplitudes of the positive and negative half-waves of the output voltage of the remote control of Fig. 7, then a second potential bias circuit V4 should be introduced.

Для минимизации Uсм.1 при повышенных температурах (t°>80°C) в схеме фиг.6 предусмотрен транзистор 26, который находится в закрытом состоянии. Однако ток через его р-n переход на подложку 27, который существенно возрастает на высоких температурах (или при радиационных воздействиях), компенсирует соответствующий ток на подложку через р-n переход 28 транзистора 17. Это существенно уменьшает производную dUсм/dT при t°>80°C.To minimize U see 1 at elevated temperatures (t °> 80 ° C) in the circuit of Fig.6 provides a transistor 26, which is in the closed state. However, the current through its p-n junction on a substrate 27, which increases substantially at higher temperatures (at or radiation effects) compensates a corresponding current on the substrate through the p-n junction 28 of transistor 17. This significantly reduces the derivative dU cm / dT at t ° > 80 ° C.

Таким образом, заявляемое устройство обладает существенными преимуществами в сравнении с прототипом по величине статической ошибки усиления сигналов постоянного тока.Thus, the claimed device has significant advantages in comparison with the prototype in terms of the value of the static error of amplification of DC signals.

Источники информацииInformation sources

1. Патент США №6.114.234.1. US patent No. 6.114.234.

2. Патент США №5.091.701, fig.1.2. US Patent No. 5.091.701, fig. 1.

3. Патент США №5.140.280.3. US Patent No. 5.140.280.

4. Патент США №5.786.729.4. US Patent No. 5,786.729.

5. Патент США №6.448.853.5. US patent No. 6.448.853.

6. Патент США №4.390.850.6. US Patent No. 4,390.850.

7. Патент США №5.327.100 fig.2.7. US Patent No. 5,327,100 fig. 2.

8. Патент США №6.4383.382 fig.2, fig.1.8. US patent No. 6.4383.382 fig.2, fig.1.

9. Патент США №5.374.897.9. US patent No. 5.374.897.

10. Патент США №6.529.076.10. US Patent No. 6.529.076.

11. Патент США №5.627.495 fig.2.11. US Patent No. 5,627,495 fig. 2.

12. Патент Франции №2.227.574 fig.1, fig.3с, fig.4а.12. French patent No. 2.227.574 fig. 1, fig. 3c, fig. 4a.

Claims (1)

Каскодный дифференциальный усилитель с малым напряжением смещения нуля, содержащий входной дифференциальный каскад (1) с первым (2) и вторым (3) токовыми выходами, первый (4) и второй (5) выходные транзисторы с объединенными базами, вспомогательный источник напряжения питания (6), первое токовое зеркало (7), вход которого соединен с коллектором первого (4) выходного транзистора, выход подключен к коллектору второго (5) выходного транзистора и входу (8) буферного усилителя (9), содержащего входной (10) транзистор, причем тип проводимости входного (10) транзистора буферного усилителя (9) идентичен типу проводимости первого (4) и второго (5) выходных транзисторов, эмиттер первого (4) выходного транзистора связан с первым (2) токовым выходом входного дифференциального каскада, а эмиттер второго (5) выходного транзистора соединен со вторым (3) токовым выходом входного дифференциального каскада (1), отличающийся тем, что в схему введено второе токовое зеркало (16), вход которого связан с базами первого (4) и второго (5) выходных транзисторов, выход подключен к эмиттеру второго (5) выходного транзистора, а общий узел связан со вспомогательным источником напряжения питания (6). A cascode differential amplifier with a low zero bias voltage, comprising an input differential stage (1) with first (2) and second (3) current outputs, first (4) and second (5) output transistors with integrated bases, an auxiliary power supply voltage (6 ), the first current mirror (7), the input of which is connected to the collector of the first (4) output transistor, the output is connected to the collector of the second (5) output transistor and the input (8) of the buffer amplifier (9) containing the input (10) transistor, input conductivity type (10) the buffer amplifier resistor (9) is identical to the conductivity type of the first (4) and second (5) output transistors, the emitter of the first (4) output transistor is connected to the first (2) current output of the input differential stage, and the emitter of the second (5) output transistor is connected to the second (3) current output of the input differential stage (1), characterized in that a second current mirror (16) is introduced into the circuit, the input of which is connected to the bases of the first (4) and second (5) output transistors, the output is connected to the emitter of the second ( 5) the output transistor, and commonly the first node is connected with an auxiliary source of supply voltage (6).
RU2009119631/09A 2009-05-25 2009-05-25 Cascode differential amplifier with low voltage of zero shift RU2402152C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2009119631/09A RU2402152C1 (en) 2009-05-25 2009-05-25 Cascode differential amplifier with low voltage of zero shift

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2009119631/09A RU2402152C1 (en) 2009-05-25 2009-05-25 Cascode differential amplifier with low voltage of zero shift

Publications (1)

Publication Number Publication Date
RU2402152C1 true RU2402152C1 (en) 2010-10-20

Family

ID=44024075

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2009119631/09A RU2402152C1 (en) 2009-05-25 2009-05-25 Cascode differential amplifier with low voltage of zero shift

Country Status (1)

Country Link
RU (1) RU2402152C1 (en)

Similar Documents

Publication Publication Date Title
RU2402152C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2416152C1 (en) Differential operating amplifier
RU2411637C1 (en) Precision operational amplifier with low voltage of zero shift
RU2412530C1 (en) Complementary differential amplifier
RU2416149C1 (en) Differential operating amplifier with low zero offset voltage
RU2411634C1 (en) Differential amplifier with low voltage of zero shift
RU2414808C1 (en) Operational amplifier with low voltage of zero shift
RU2411636C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2455757C1 (en) Precision operational amplifier
RU2402155C1 (en) Differential amplifier with low voltage of zero shift
RU2402151C1 (en) Cascode differential amplifier
RU2416151C1 (en) Differential operating amplifier
RU2419198C1 (en) Precision operating amplifier
RU2402870C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2408975C1 (en) Cascode differential amplifier
RU2402156C1 (en) Differential operational amplifier with low voltage of zero shift
RU2416150C1 (en) Differential operating amplifier
RU2390914C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2416145C1 (en) Cascode differential amplifier
RU2402154C1 (en) Differential amplifier with low voltage of zero shift
RU2411642C1 (en) Cascode differential amplifier
RU2402871C1 (en) Cascode differential amplifier with low voltage of zero shift
RU2401507C1 (en) Buffer amplifier with low zero-shift voltage
RU2444119C1 (en) Precision operational amplifier
RU2411638C1 (en) Differential operational amplifier with low voltage of zero shift

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20130526