RU2298252C2 - Method for connecting chips of digital silicon semiconductor devices and integrated circuits to package to form silicon-gold eutectic - Google Patents
Method for connecting chips of digital silicon semiconductor devices and integrated circuits to package to form silicon-gold eutectic Download PDFInfo
- Publication number
- RU2298252C2 RU2298252C2 RU2005119238/28A RU2005119238A RU2298252C2 RU 2298252 C2 RU2298252 C2 RU 2298252C2 RU 2005119238/28 A RU2005119238/28 A RU 2005119238/28A RU 2005119238 A RU2005119238 A RU 2005119238A RU 2298252 C2 RU2298252 C2 RU 2298252C2
- Authority
- RU
- Russia
- Prior art keywords
- gold
- semiconductor devices
- integrated circuits
- package
- silicon
- Prior art date
Links
Landscapes
- Wire Bonding (AREA)
- Die Bonding (AREA)
Abstract
Description
Изобретение относится к электронной технике, в частности к способу сборки полупроводниковых приборов и интегральных схем (ИС), включающему пайку кремниевого кристалла к основанию корпуса с образованием эвтектики золото - кремний.The invention relates to electronic equipment, in particular to a method for assembling semiconductor devices and integrated circuits (ICs), including soldering a silicon crystal to the base of the housing with the formation of a gold-silicon eutectic.
В электронной технике при изготовлении полупроводниковых приборов и ИС широко применяется способ контактно-реактивной пайки на основе эвтектики Si-Au /1/. При этом на основание корпуса наносят золотое покрытие толщиной не менее 2,5 мкм. Оптимальным является соединение Si-Au толщиной 5-7 мкм эвтектического равномерного спая с содержанием кремния 2,4 - 2,8% и площади эвтектики под кристаллом не менее 70%.In electronic technology, in the manufacture of semiconductor devices and ICs, the contact-reactive soldering method based on the Si-Au / 1 / eutectic is widely used. In this case, a gold coating with a thickness of at least 2.5 μm is applied to the base of the case. The optimum is a Si-Au compound with a thickness of 5-7 microns of a eutectic uniform junction with a silicon content of 2.4 - 2.8% and an eutectic area under the crystal of at least 70%.
Основным недостатком данного способа является то, что малая толщина паяного соединения особенно для кристаллов площадью свыше 9 мм2 не обеспечивает высокого качества соединения кристалла с корпусом при жестких режимах функционирования, например при эксплуатации силовых полупроводниковых приборов.The main disadvantage of this method is that the small thickness of the solder joint, especially for crystals with an area of more than 9 mm 2, does not provide high quality of the connection of the crystal with the housing under severe operating conditions, for example, when operating power semiconductor devices.
Известен /2/ способ монтажа Si-кристаллов больших размеров на позолоченные основания корпусов с использованием сетки из золотых проволочек диаметром 20 мкм.There is a known / 2 / method of mounting large-sized Si crystals on the gilded base of the cases using a grid of gold wires with a diameter of 20 microns.
Основным недостатком данного способа является то, что наличие оксидных пленок на поверхности сетки способствует образованию участков непроплавления между контактирующими поверхностями. Кроме того, данным способом невозможно получить паяные швы толщиной 20-30 мкм. Более того, при сборке полупроводниковых изделий с использованием сетки из проволочек микронных размеров возникают определенные трудности, приводящие к повышению трудоемкости сборочных операций.The main disadvantage of this method is that the presence of oxide films on the surface of the grid contributes to the formation of areas of non-fusion between the contacting surfaces. In addition, in this way it is impossible to obtain soldered seams with a thickness of 20-30 microns. Moreover, when assembling semiconductor products using a grid of micron-sized wires, certain difficulties arise, leading to an increase in the complexity of assembly operations.
Наиболее близким по технической сущности к заявляемому изобретению является способ присоединения кристаллов кремниевых дискретных полупроводниковых приборов и интегральных схем к корпусу /3/, при котором размещают золотую фольгу между кристаллом и корпусом и соединяют их пайкой с образованием эвтектики золото - кремний. При этом поверхность фольги предварительно подвергают химическому травлению в растворе соляной кислоты при определенном режиме.The closest in technical essence to the claimed invention is a method of attaching silicon crystals of discrete semiconductor devices and integrated circuits to the housing / 3 /, in which a gold foil is placed between the crystal and the housing and connected by soldering with the formation of a gold - silicon eutectic. In this case, the surface of the foil is subjected to chemical etching in a solution of hydrochloric acid under a certain mode.
Основным недостатком данного способа является использование химического травления, после которого золотую фольгу подвергают промывке, а затем сушке. Данный способ ухудшает экологическую ситуацию. Кроме того, повышается трудоемкость выпускаемых полупроводниковых изделий при использовании данной технологии. Более того, данный способ не обеспечивает высокого качества очистки поверхности, т.к. у кислородных соединений золота преобладает кислотный характер, поэтому AuO(ОН) практически не реагирует с разбавленными кислотами.The main disadvantage of this method is the use of chemical etching, after which the gold foil is subjected to washing and then drying. This method worsens the environmental situation. In addition, increases the complexity of manufactured semiconductor products using this technology. Moreover, this method does not provide high quality surface cleaning, because the oxygen character of gold oxygen compounds is predominant, therefore AuO (OH) practically does not react with dilute acids.
Кроме того, оксид золота при взаимодействии с HCl диспропорционирует с образованием комплекса и свободного золота по реакцииIn addition, the gold oxide in the interaction with HCl disproportionates with the formation of the complex and free gold by the reaction
3Au2О+8HCl=2H[AuCl4]+4Au+3Н2О,3Au 2 O + 8HCl = 2H [AuCl 4 ] + 4Au + 3H 2 O,
что не способствует повышению качества очистки поверхности.which does not contribute to improving the quality of surface cleaning.
Задачами заявляемого решения являются повышение качества соединения кристалла с корпусом; снижение трудоемкости сборочных операций; повышение качества очистки золотой фольги; улучшение экологической ситуации.The objectives of the proposed solutions are to improve the quality of the connection of the crystal with the body; reduction in the complexity of assembly operations; improving the quality of cleaning gold foil; environmental improvement.
Технические результаты достигаются тем, что фольгу перед пайкой отжигают в вакууме при температуре 160-250°С или в водороде при температуре 25°С и атмосферном давлении 101 кПа.Technical results are achieved in that the foil is annealed before brazing in vacuum at a temperature of 160-250 ° C or in hydrogen at a temperature of 25 ° C and atmospheric pressure of 101 kPa.
Способ осуществляется следующим образом.The method is as follows.
Для проведения экспериментальных исследований пайку кристаллов размером 4×4×0,46 мм осуществляли с применением промежуточной золотой прокладки (ПЗл 999,9) толщиной 0,016 мм в размер кристалла на керамические подложки с золотым покрытием толщиной 3 мкм монтажных площадок. Температура пайки составляла 420±20°С с предварительным подогревом подложек до 100-120°С, время пайки 8 с, усилие на инструменте 0,1 Н. Контроль качества пайки (% пустот) осуществлялся методом рентгеновской дефектоскопии на установке РУП-150/300 с использованием пленки Р5, а также визуальным осмотром внешнего вида отпаянных кристаллов после измерений.For experimental studies, the soldering of crystals with a size of 4 × 4 × 0.46 mm was carried out using an intermediate gold strip (PZl 999.9) 0.016 mm thick in crystal size on ceramic substrates with a gold coating of 3 microns thick mounting pads. The soldering temperature was 420 ± 20 ° С with preliminary heating of the substrates to 100-120 ° С, the soldering time was 8 s, the force on the tool was 0.1 N. Soldering quality control (% of voids) was carried out by X-ray flaw detection on the RUP-150/300 installation using P5 film, as well as visual inspection of the appearance of soldered crystals after measurements.
Для оценки влияния состояния поверхности золотой фольги на качество эвтектической пайки Si-Au использовали три группы образцов. Образцы первой группы перед пайкой не обрабатывались, второй группы отжигались в вакууме при температуре 160-250°С, а третьей - в водороде при температуре 25°С и атмосферном давлении 101 кПа.Three groups of samples were used to assess the effect of the state of the surface of the gold foil on the quality of the Si-Au eutectic soldering. Samples of the first group were not processed before soldering, the second group was annealed in vacuum at a temperature of 160-250 ° С, and the third - in hydrogen at a temperature of 25 ° С and atmospheric pressure of 101 kPa.
Анализ рентгенограмм паяных соединений и внешнего вида отпаянных кристаллов показал следующие результаты: у образцов первой группы смачивание (% пустот) составило 80-90% площади кристалла, второй и третьей групп - 90-98%.The analysis of X-ray diffraction patterns of the soldered joints and the appearance of the soldered crystals showed the following results: in the samples of the first group, the wetting (% of voids) amounted to 80-90% of the crystal area, the second and third groups - 90-98%.
Исследования показали, что наиболее эффективным способом присоединения кристаллов кремниевых дискретных полупроводниковых приборов и интегральных схем к корпусу с образованием эвтектики кремний - золото является способ, при котором фольгу перед пайкой отжигают в вакууме при температуре 160-250°С или в водороде при температуре 25°С и атмосферном давлении 101 кПа.Studies have shown that the most effective way to attach silicon crystals of discrete semiconductor devices and integrated circuits to the body with the formation of a silicon-gold eutectic is a method in which the foil is annealed before brazing in vacuum at a temperature of 160-250 ° C or in hydrogen at a temperature of 25 ° C and atmospheric pressure 101 kPa.
Повышение качественных паяных соединений у образцов второй и третьей групп объясняется физико-химическими процессами, протекающими на поверхности золотой фольги.An increase in the quality of soldered joints in samples of the second and third groups is explained by the physicochemical processes occurring on the surface of the gold foil.
Оксиды золота - твердые, амфотерные, не взаимодействующие с водой вещества. С ростом степени окисления термическая устойчивость оксидов падает.Gold oxides are solid, amphoteric substances that do not interact with water. With an increase in the degree of oxidation, the thermal stability of oxides decreases.
Известно, что свободная энергия Гиббса 
Температура разложения (диссоциации) оксидов золота Au2О3 составляет 155-160°С, а Au2O - 250°С. Наиболее качественно данный процесс протекает в вакууме.The decomposition temperature (dissociation) of Au 2 O 3 gold oxides is 155-160 ° C, and Au 2 O is 250 ° C. This process proceeds most efficiently in a vacuum.
Водородное восстановление золота из оксидов происходит по реакцииHydrogen reduction of gold from oxides occurs by reaction
Au2О3+3Н2=2Au+3Н2ОAu 2 O 3 + 3H 2 = 2Au + 3H 2 O
т.е.ΔG°<0i.e., ΔG ° <0
AuO(OH)+3/2Н2=Au+2Н2OAuO (OH) + 3 / 2H 2 = Au + 2H 2 O
т.е. ΔG°<0.those. ΔG ° <0.
Т.к. свободная энергия Гиббса ΔG°<0, то восстановление золота из оксидов протекает при температуре 25°С и атмосферном давлении 101 кПа.Because Gibbs free energy ΔG ° <0, then the recovery of gold from oxides occurs at a temperature of 25 ° C and atmospheric pressure of 101 kPa.
Таким образом, использование предлагаемого способа присоединения кристаллов кремниевых дискретных полупроводниковых приборов и интегральных схем к корпусу с образованием эвтектики кремний - золото обеспечивает по сравнению с существующими способами следующие преимущества:Thus, the use of the proposed method for connecting silicon crystals of discrete semiconductor devices and integrated circuits to the housing with the formation of a silicon-gold eutectic provides the following advantages compared to existing methods:
1. Повышение качества соединения кристалла с корпусом;1. Improving the quality of the connection of the crystal with the body;
2. Снижение трудоемкости сборочных операций;2. Reducing the complexity of assembly operations;
3. Повышение качества очистки золотой фольги;3. Improving the quality of cleaning gold foil;
4. Улучшение экологической ситуации.4. Improving the environmental situation.
Источники информацииInformation sources
1. Готра З.Ю. Технология микроэлектронных устройств: Справочник. - М.: Радио и связь, 1991. 424 с.1. Gotra Z. Yu. Microelectronic Device Technology: A Handbook. - M .: Radio and communications, 1991.442 s.
2. Патент №5089439 (США), МКИ5 Н01L 23/6. Монтаж кремниевых кристаллов с большими размерами на покрытую золотом поверхность. Заявл. 02.02.90. Опубл. 18.02.92.2. Patent No. 5089439 (USA), MKI 5 H01L 23/6. Installation of large-sized silicon crystals on a gold-plated surface. Claim 02.02.90. Publ. 02/18/92.
3. Патент РФ на изобретение №2033659 (RU), Н01L 21/52. Способ присоединения кристаллов кремниевых дискретных полупроводниковых приборов и интегральных схем к корпусу / В.В.Полехов, С.Л.Лебедев, В.И.Сарычев (RU). - Опубл. 20.04.95. Бюл. №11.3. RF patent for the invention No. 2033659 (RU), H01L 21/52. The method of connecting crystals of silicon discrete semiconductor devices and integrated circuits to the body / V.V. Polekhov, S.L. Lebedev, V.I. Sarychev (RU). - Publ. 04/20/95. Bull. No. 11.
Claims (1)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005119238/28A RU2298252C2 (en) | 2005-06-21 | 2005-06-21 | Method for connecting chips of digital silicon semiconductor devices and integrated circuits to package to form silicon-gold eutectic |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2005119238/28A RU2298252C2 (en) | 2005-06-21 | 2005-06-21 | Method for connecting chips of digital silicon semiconductor devices and integrated circuits to package to form silicon-gold eutectic |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2005119238A RU2005119238A (en) | 2006-12-27 |
| RU2298252C2 true RU2298252C2 (en) | 2007-04-27 |
Family
ID=37759421
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2005119238/28A RU2298252C2 (en) | 2005-06-21 | 2005-06-21 | Method for connecting chips of digital silicon semiconductor devices and integrated circuits to package to form silicon-gold eutectic |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2298252C2 (en) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2480860C2 (en) * | 2009-12-31 | 2013-04-27 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | System to attach semiconductor crystal to body base |
| RU2570226C1 (en) * | 2014-08-05 | 2015-12-10 | Открытое акционерное общество "Научно-исследовательский институт электронной техники" | Method for silicone chips mounting to gold-plated surface |
| RU2737722C1 (en) * | 2020-04-03 | 2020-12-02 | Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Semiconductor device manufacturing method |
-
2005
- 2005-06-21 RU RU2005119238/28A patent/RU2298252C2/en not_active IP Right Cessation
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| RU2480860C2 (en) * | 2009-12-31 | 2013-04-27 | Государственное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" | System to attach semiconductor crystal to body base |
| RU2570226C1 (en) * | 2014-08-05 | 2015-12-10 | Открытое акционерное общество "Научно-исследовательский институт электронной техники" | Method for silicone chips mounting to gold-plated surface |
| RU2737722C1 (en) * | 2020-04-03 | 2020-12-02 | Акционерное общество "ГРУППА КРЕМНИЙ ЭЛ" | Semiconductor device manufacturing method |
Also Published As
| Publication number | Publication date |
|---|---|
| RU2005119238A (en) | 2006-12-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4811756B2 (en) | Method for manufacturing metal-ceramic bonding circuit board | |
| EP1465251B1 (en) | Method for producing metal/ceramic bonded substrate | |
| CN107546132B (en) | Method for manufacturing metal-ceramic composite substrate and composite substrate manufactured thereby | |
| JP2003112980A (en) | Metal-ceramic joined body | |
| JP3648189B2 (en) | Metal-ceramic circuit board | |
| EP0305295B1 (en) | Metallization layer structure formed on aluminum nitride ceramics and method of producing the metallization layer structure | |
| KR20200029480A (en) | Ceramics circuit board and its manufacturing method | |
| JPH10125821A (en) | High-reliability substrate for semiconductors | |
| JP5741971B2 (en) | Method for manufacturing metal-ceramic bonding circuit board | |
| RU2298252C2 (en) | Method for connecting chips of digital silicon semiconductor devices and integrated circuits to package to form silicon-gold eutectic | |
| US6506672B1 (en) | Re-metallized aluminum bond pad, and method for making the same | |
| Datta et al. | Electroless remetallization of aluminum bond pads on CMOS driver chip for flip-chip attachment to vertical cavity surface emitting lasers (VCSEL's) | |
| JP2001332854A (en) | Ceramic circuit board | |
| US5792375A (en) | Method for bonding copper-containing surfaces together | |
| JP5643959B2 (en) | Method for manufacturing metal-ceramic bonding circuit board | |
| JP2004055576A (en) | Circuit board and power module using it | |
| US20080286958A1 (en) | Semiconductor Substrate Having Enhanced Adhesion And Method For Manufacturing The Same | |
| JP2002009212A (en) | Method for manufacturing heat dissipation structure | |
| Johnson et al. | Thermosonic gold wire bonding to laminate substrates with palladium surface finishes | |
| RU2737722C1 (en) | Semiconductor device manufacturing method | |
| JP3260222B2 (en) | Circuit board manufacturing method | |
| RU2033659C1 (en) | Process of attachment of crystals of silicon discrete semiconductor devices and integrated circuits to case | |
| JP2001135902A (en) | Ceramic circuit board | |
| JPH11322455A (en) | Ceramics/metal bonded body and its production | |
| Wu et al. | Rough Nickel PPF for Mold Adhesion Improvment |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20070622 |