RU2264676C1 - Method for producing multilevel thin-film integrated circuits - Google Patents
Method for producing multilevel thin-film integrated circuits Download PDFInfo
- Publication number
- RU2264676C1 RU2264676C1 RU2004109430/28A RU2004109430A RU2264676C1 RU 2264676 C1 RU2264676 C1 RU 2264676C1 RU 2004109430/28 A RU2004109430/28 A RU 2004109430/28A RU 2004109430 A RU2004109430 A RU 2004109430A RU 2264676 C1 RU2264676 C1 RU 2264676C1
- Authority
- RU
- Russia
- Prior art keywords
- boards
- windows
- level
- microcircuit
- film
- Prior art date
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
Изобретение относится к области микроэлектроники, в частности к технологии изготовления многослойных структур на подложках из различных материалов, а именно многоуровневых тонкопленочных интегральных микросхем с многоуровневой коммутацией.The invention relates to the field of microelectronics, in particular, to the technology of manufacturing multilayer structures on substrates of various materials, namely multilevel thin-film integrated circuits with multilevel switching.
Известны способы изготовления интегральных микросхем с многоуровневой коммутацией, представляющие собой последовательный многостадийный процесс формирования слоев проводников различных уровней коммутации с межслойной изоляцией и межуровневой коммутацией, включающий, например, формирование слоя проводников первого уровня коммутации, нанесение на него полиимидной пленки для межслойной изоляции, вскрытие в ней окон под межуровневые контакты посредством импульсного лазерного излучения и формирование второго уровня коммутации методом вакуумного напыления металла с последующей фотолитографией для создания рисунка проводников (см. патент США №4508749, В 44 С 1/22, 1985 г.).Known methods for the manufacture of integrated circuits with multi-level switching, which is a sequential multi-stage process of forming layers of conductors of different levels of switching with interlayer isolation and inter-level switching, including, for example, forming a layer of conductors of the first level of switching, applying a polyimide film on it for interlayer isolation, opening it windows for inter-level contacts by means of pulsed laser radiation and the formation of a second level switching method ohm vacuum metal deposition followed by photolithography to create a pattern of conductors (see. U.S. Patent №4508749, B 44 C 1/22, 1985 YG).
Однако приведенный типичный аналог послойного наращивания многослойной тонкопленочной структуры характеризуется сложностью технологического оборудования и низкой производительностью изготовления.However, the presented typical analogue of the layer-by-layer build-up of a multilayer thin-film structure is characterized by the complexity of technological equipment and low manufacturing productivity.
Известен также способ изготовления двухуровневых тонкопленочных коммутационных плат, включающий нанесение ионно-плазменным распылением на диэлектрическую подложку слоев V-Cu-V-Al первого уровня металлизации, формирование методом селективной фотолитографии с использованием позитивного фоторезиста рисунка проводников первого уровня коммутации и с помощью негативного фоторезиста защитной маски с окнами для переходных контактных столбиков с последующим травлением нижележащих защитного (Al) и адгезионного (V) слоев над проводящей пленкой (Cu) для выполнения самих окон с промежуточной обработкой припоем через окна полученных медных контактных площадок их окунанием в ванну с припоем, приводящим к образованию контактных столбиков, затем нанесение диэлектрической пленки с последующей обработкой припоем для расплавления полученных контактных столбиков вторым погружением в ванну с припоем, приводящим к разрыву диэлектрической пленки и наращиванию столбиков на дополнительную величину, и после чего напыление слоев V-Cu-V-Al для получения второго уровня металлизации с фотолитографическим формированием рисунка проводников второго уровня коммутации (см. а.с. №1358777, Н 05 К 3/46, 1996 г).There is also a known method of manufacturing two-level thin-film patch boards, including applying ion-plasma sputtering on a dielectric substrate layers of V-Cu-V-Al layers of the first metallization level, forming, by selective photolithography using positive photoresist, a pattern of conductors of the first switching level and using a negative photoresist of a protective mask with windows for transition contact posts followed by etching of the underlying protective (Al) and adhesive (V) layers above the conductive film (Cu) for making the windows themselves with intermediate processing of solder through the windows of the obtained copper contact pads by dipping them in a bath with solder, which leads to the formation of contact columns, then applying a dielectric film followed by processing with solder to melt the obtained contact columns by second immersion in the bath with solder, leading to rupture of the dielectric film and the growth of the columns by an additional amount, and then the deposition of V-Cu-V-Al layers to obtain a second level of metallization with photolithography graphically patterning the second switching level conductors (cm. A.S. No. 1358777, H 05
Для этого способа изготовления, повышающего выход годных, свойственны технологическая насыщенность производственными операциями, низкая производительность изготовления и ухудшение технологичности техпроцесса из-за необходимости обработки припоем.This manufacturing method, which increases the yield, is characterized by technological saturation with production operations, low manufacturing productivity and a deterioration in the manufacturability of the process due to the need for processing with solder.
Наиболее близким заявляемому способу по решаемой технической задаче - изготовлению многоуровневых тонкопленочных гибридных интегральных микросхем с улучшенными характеристиками качества и техпроцесса выбран способ, представляющий собой формирование двухуровнего рисунка проводников с межслойной изоляцией в виде полиимидной пленки, имеющей окна для межуровневой коммутации, включающий нанесение методом вакуумного осаждения на диэлектрическую подложку слоев хрома, меди, хрома, получение рисунка проводников нижнего уровня коммутации с помощью фотолитографии, с последующим нанесением технологического слоя ванадия и формированием в нем окон на участках межслойной изоляции, которую формируют нанесением слоя полиимида с вскрытием в нем окон для межслойных переходов и последующим удалением технологического слоя ванадия с помощью селективного травления, после чего производят последовательное вакуумное осаждение сплошных слоев ванадия и меди с гальваническим наращиванием слоя меди на очищенной поверхности подложки, с рисунком проводников нижнего уровня коммутации и межслойной изоляцией с окнами для межуровневой коммутации, и последующее формирование рисунка проводников верхнего уровня коммутации с помощью фотолитографии (см. патент РФ №1816170, Н 01 L 49/02, Н 05 К 3/00, опубликован в 2002 г.).The closest to the claimed method for the technical problem to be solved is the manufacture of multilevel thin-film hybrid integrated circuits with improved quality characteristics and the technical process, the method is selected, which is the formation of a two-level pattern of conductors with interlayer insulation in the form of a polyimide film having windows for inter-level switching, including deposition by vacuum deposition on dielectric substrate of layers of chromium, copper, chromium, obtaining a pattern of conductors of the lower level of switching using photolithography, followed by the application of a technological layer of vanadium and the formation of windows in it at the interlayer isolation sections, which is formed by applying a layer of polyimide with opening windows for interlayer transitions in it and the subsequent removal of the technological layer of vanadium by selective etching, followed by sequential vacuum deposition continuous layers of vanadium and copper with galvanic build-up of a copper layer on the cleaned surface of the substrate, with a pattern of conductors of the lower level of switching interlayer insulation and interlayer for switching windows and the subsequent patterning of the upper switching level conductors by photolithography (see. RF patent No. 1816170, H 01 L 49/02, H 05
Данный способ - прототип также характеризуется общими недостатками послойного наращивания тонкопленочной структуры, такими как сложность техпроцесса и низкая производительность изготовления.This prototype method is also characterized by the general disadvantages of layer-by-layer building up of a thin-film structure, such as the complexity of the process and low manufacturing productivity.
Технический результат предлагаемого изобретения - упрощение техпроцесса и повышение производительности изготовления многоуровневых тонкопленочных микросхем, повышение степени их интеграции и эффективности использования проводникового слоя, расширение ассортимента изделий за счет обеспечения работоспособности предлагаемой технологии в широком интервале толщин слоев изготавливаемых многоуровневых интегральных микросхем, универсализация и расширение области применения способа за счет его совместимости с традиционной технологией изготовления микросхем, а также удешевление изготовления в результате снижения затрат на материалы и оборудование для изготовления многоуровневых микросхем.The technical result of the invention is to simplify the manufacturing process and increase the productivity of manufacturing multilevel thin-film microcircuits, increase the degree of their integration and the efficiency of using the conductive layer, expand the product range by ensuring the operability of the proposed technology in a wide range of layer thicknesses of manufactured multilevel integrated microcircuits, universalize and expand the scope of the method due to its compatibility with traditional technology th chip manufacturing, as well as the depreciation of manufacturing by reducing costs for materials and equipment for the production of multilayer circuits.
Указанный технический результат достигается тем, что в способе изготовления многоуровневых тонкопленочных микросхем, включающем получение в проводниковых слоях рисунка проводников и выполнение в диэлектрических слоях окон методом фотолитографии и формирование из проводниковых и диэлектрических слоев многослойной интегральной микросхемы, имеющей межуровневую коммутацию в виде электрических соединений, созданных в окнах диэлектрических слоев, микросхему формируют путем последовательного совмещения отдельных одноуровневых тонкопленочных плат между собой и создания в окнах диэлектрических слоев этих плат неразъемных соединений, сочетающих в себе функции межуровневой коммутации - электрического соединения и конструкционного скрепления - механического соединения, посредством, например, микросварки приведенных в положение взаимного контакта участков проводниковых слоев, предварительно топологически предусмотренных над окнами во время получения рисунка проводников, и в случае недостаточности конструкционной прочности микросхемы ее формирование сопровождают созданием в дополнительных окнах диэлектрических слоев плат неразъемных соединений, несущих функцию только конструкционного скрепления, посредством, например, микросварки приведенных в положение взаимного контакта участков проводниковых слоев, предварительно топологически предусмотренных над дополнительными окнами во время получения рисунка проводников без включения этих участков в него, при этом формирование микросхемы производят через оба типа окон, выполненных с осями, совпадаемыми при совмещении плат, и при увеличении числа соединяемых плат - через окна с осями, разнесенными в совмещаемых платах для уменьшения прогиба соединяемых участков проводниковых слоев, включая при топологической необходимости создание неразъемных соединений контактируемых участков проводниковых слоев в сквозных окнах в промежуточных платах.The specified technical result is achieved by the fact that in the method of manufacturing multi-level thin-film microcircuits, which includes obtaining conductors in the conductive layers of the pattern and performing photolithography in the dielectric layers of the windows and forming from the conductive and dielectric layers a multilayer integrated microcircuit having inter-level switching in the form of electrical connections created in windows of dielectric layers, the microcircuit is formed by sequentially combining individual single-level thinly of ribbon boards with each other and creating in the windows of the dielectric layers of these boards one-piece connections combining the functions of inter-level switching - electrical connection and structural fastening - mechanical connection, by means of, for example, microwelding of sections of conductor layers brought into position of mutual contact previously provided topologically above the windows during the drawing of the conductors, and in case of insufficient structural strength of the microcircuit, its formation is accompanied the creation in additional windows of the dielectric layers of boards of one-piece joints, carrying out the function of only structural bonding, for example, by micro-welding the sections of the conductive layers brought into the position of mutual contact, previously topologically provided above the additional windows during the receipt of the pattern of conductors without including these sections in it, while microcircuit formation is carried out through both types of windows made with axes that coincide when the boards are aligned, and when the number of of interconnected boards - through windows with axes spaced in compatible boards to reduce the deflection of the connected sections of the conductive layers, including, if topologically necessary, the creation of permanent connections of the contacted sections of the conductive layers in the through windows in the intermediate boards.
Для повышения надежности контакта при прогибе в окнах соединяемых участков проводниковых слоев, последние выполняют с частичным покрытием ими обоих типов окон, в целях повышения эффективности технологии для выполнения участков используют во время получения рисунков проводников исходный слой проводников одноуровневых плат, а для предотвращения замыкания проводниковых слоев промежуточных плат неразъемное соединение контактируемых участков проводниковых слоев через сквозные окна в промежуточных платах создают в условиях напуска диэлектрического слоя в этих окнах.To increase the reliability of contact during deflection in the windows of the connected sections of the conductive layers, the latter are partially coated with both types of windows, in order to increase the efficiency of the technology, the initial layer of conductors of single-level boards is used to obtain the sections to obtain the patterns of conductors, and to prevent the circuit of the intermediate layers of conductors boards one-piece connection of the contacted sections of the conductive layers through the through windows in the intermediate boards create under conditions of inlet di The electrical layer in these windows.
В конкретном осуществлении способа исходные одноуровневые тонкопленочные платы получают путем вакуумного напыления проводникового металла, например, меди, хрома, золота и других на полиимидную пленку или нанесением лака на фольгу из проводникового металла с последующей фотолитографией для получения одноуровневой топологии плат.In a specific implementation of the method, the initial single-level thin-film boards are obtained by vacuum spraying a conductive metal, for example, copper, chromium, gold and others onto a polyimide film or by applying varnish to a foil of a conductive metal, followed by photolithography to obtain a single-level topology of the boards.
В предлагаемом способе предусмотрено соединение плат между собой в конструкцию микросхемы с дополнительным увеличением конструкционной прочности микросхемы посредством нанесения между платами клеевых композиций или усиление соединения плат между собой окунанием сформированной многослойной микросхемы в полиимидный лак с последующей фотолитографией поверхности микросхемы для вскрытия в ней участков под монтаж навесных компонентов и имидизацией полиимидного лака.The proposed method provides for connecting the boards to each other in the microcircuit design with an additional increase in the structural strength of the microcircuit by applying adhesive compositions between the boards or enhancing the interconnection of the boards between each other by dipping the formed multilayer microcircuit in a polyimide varnish, followed by photolithography of the microcircuit's surface to reveal areas for mounting the mounted components in it and imidization of polyimide varnish.
Предлагаемый способ допускает возможность развития технологии заявляемого изготовления микросхем, в соответствии с которой формирование микросхем начинают с соединения одноуровневых тонкопленочных плат с одно- или двухсторонней платой, выполненной на основе общей для всей многоуровневой микросхемы жесткой диэлектрической подложки, например керамики, анодированного алюминия, стеклотекстолита или металлической подложки, и продолжают соединение, соответственно, по одну или обе стороны от этой подложки с пропусканием фрагмента одноуровневой тонкопленочной платы через отверстия, выполненные в общей жесткой подложке, или металлизацией таких отверстий для обеспечения непрерывности межуровневой коммутации микросхемы, а также вариант изготовления, в соответствии с которым формирование многоуровневой микросхемы завершают присоединением к соединенным между собой одноуровневым тонкопленочным платам с обеих их сторон дополнительных одноуровневых плат, выполненных на основе жесткой подложки и снабженных средствами механического соединения многослойной микросхемы, например, конструктивными крепежными элементами для усиления скрепления плат по периметру конструкции микросхемы.The proposed method allows the development of the technology of the claimed manufacturing of microcircuits, in accordance with which the formation of microcircuits begins with the connection of single-level thin-film boards with a single or double-sided board, made on the basis of a common rigid dielectric substrate for the entire multi-level microcircuit, for example, ceramic, anodized aluminum, fiberglass or metal substrate, and continue to connect, respectively, on one or both sides of this substrate with the passage of a fragment of one an ovine thin-film board through holes made in a common rigid substrate, or metallization of such holes to ensure continuity of inter-level switching of the microcircuit, as well as a manufacturing option, in accordance with which the formation of a multi-level microcircuit is completed by connecting additional single-level thin-film boards to both interconnected single-level thin-circuit boards boards made on the basis of a rigid substrate and equipped with means for mechanically connecting a multilayer microcircuit, n For example, structural fasteners to enhance the fastening of boards around the perimeter of the microcircuit design.
На фиг.1 изображена схема, поясняющая изготовление многоуровневых тонкопленочных микросхем в соответствии с заявляемым способом:Figure 1 shows a diagram explaining the manufacture of multi-level thin-film microcircuits in accordance with the claimed method:
а - в случае совмещения и соединения двух одноуровневых тонкопленочных плат,a - in the case of combining and connecting two single-level thin-film boards,
б - в случае совмещения трех одноуровневых тонкопленочных плат и соединения между собой через сквозные окна с напуском в них диэлектрической пленки,b - in the case of combining three single-level thin-film boards and connecting to each other through through windows with the inlet of a dielectric film in them,
в - в случае соединения одноуровневых тонкопленочных плат в количестве более трех со ступенчатым разнесением осей окон по уровням коммутации,c - in the case of connecting single-level thin-film boards in an amount of more than three with stepwise spacing of the window axes at the switching levels,
г - в случае соединения плат с сочетанием разнесения и совпадения осей окон в совмещаемых платах;d - in the case of connecting boards with a combination of diversity and coincidence of the axes of the windows in the compatible boards;
на фиг.2а - схема, поясняющая изготовление многоуровневых тонкопленочных микросхем в соответствии с заявляемым способом в случае формирования микросхемы на основе общей жесткой диэлектрической подложки с соединением с ней и между собой одноуровневых тонкопленочных плат по обе стороны от нее,on figa is a diagram explaining the manufacture of multilevel thin-film microcircuits in accordance with the claimed method in the case of forming a microcircuit based on a common rigid dielectric substrate with a single-level thin-film circuit boards connected to it and between them on both sides of it,
на фиг.2б - схема технологической операции изготовления микросхемы, показанной на фиг.2а, заключающейся в пропускании фрагмента гибкой одноуровневой тонкопленочной платы через отверстие в общей жесткой подложке;on figb is a diagram of the technological operation of manufacturing the microcircuit shown in figa, which consists in passing a fragment of a flexible single-level thin-film board through an opening in a common rigid substrate;
на фиг.3 - конкретный пример соединения с односторонней платой (а), выполненной на основе керамической подложки, одноуровневых гибких тонкопленочных лакофольговых плат (б) и (в), с выносами (г, д) изображения полоски - элемента над окном в диэлектрическом слое платы под неразъемное соединение.figure 3 is a specific example of a connection with a single-sided board (a) made on the basis of a ceramic substrate, single-level flexible thin-film varnish-foil boards (b) and (c), with offsets (d, e) of the image of the strip - element above the window in the dielectric layer Boards for one-piece connection.
Заявляемый способ осуществляют следующим образом. В одноуровневых тонкопленочных платах 2-5 (см. фиг.1а-г), а также платах 12-19 (см. фиг.2а), содержащих слои - проводниковый 6 и диэлектрический 7 и представляющих собой, например, металлизированную полимерную пленку, полученную в результате нанесения проводникового металла, например меди, хрома, золота и других на полиимидную пленку или лакофольговую пленку, полученную в результате нанесения лакового покрытия на проводниковую фольгу, в диэлектрических слоях 7 этих плат выполняют окна 8 под последующие неразъемные соединения плат 1-5 (см. фиг.1а-г), а также плат 12-20 (см. фиг.2а) между собой, и при топологической необходимости в промежуточных одноуровневых тонкопленочных платах выполняют сквозные окна под неразъемные соединения одновременно нескольких плат между собой, в частности, в плате 2 - сквозное окно 9 с напуском 10 диэлектрического слоя 7 платы 3 под неразъемное соединение плат 1-3 между собой с использованием напуска 10 для предотвращения замыкания проводникового слоя 6 платы 2 с проводниковыми слоями 6 плат 1-3 при последующем создании неразъемного соединения в окне 9 (см. фиг.1б). При этом во время получения рисунка проводников в одноуровневых платах 2-5 и 12-19 над окнами 8 сохраняют участки 11 проводникового слоя 6, в виде исходных полосок - элементов 29 и 30 под последующие неразъемные соединения таких плат (см. фиг.3г, д) с включением в рисунок проводников участков 11 в виде полосок - элементов 29 под неразъемные соединения плат, сочетающие в себе функции межуровневой коммутации и конструкционного скрепления, и без включения в рисунок проводников участков 11 в виде полосок - элементов 30 под неразъемные соединения плат, несущие функцию только конструкционного скрепления.The inventive method is as follows. In single-level thin-film boards 2-5 (see figa-d), as well as boards 12-19 (see figa), containing layers - conductor 6 and dielectric 7 and representing, for example, a metallized polymer film obtained as a result of applying a conductive metal, for example, copper, chromium, gold and others to a polyimide film or a varnish-foil film obtained by applying a varnish coating to a conductive foil, in the dielectric layers 7 of these boards there are
Затем подготовленные для соединения в многослойную конструкцию, платы 1-5 (см. фиг.1а-г), поочередно совмещают, приводя в контактное положение их участки 11 проводниковых слоев 6 в окнах 8, и создают в них по ходу последовательного совмещения плат посредством, например, микросварки, неразъемные соединения участков 11 соседних плат между собой, начиная с соединения участка 11 платы 2 с проводниковым слоем 6 платы 1, включая варианты создания неразъемного соединения плат 1-3 через сквозное окно 9 (см. фиг.1б), и со ступенчатым разнесением окон 8 соединяемых плат 1-4 для уменьшения прогиба соединяемых участков 11 (см. фиг.1в).Then, boards 1-5 prepared for joining in a multilayer structure (see FIGS. 1a-d) are alternately aligned, bringing their
Для увеличения конструкционной прочности микросхемы в процессе ее формирования поочередным созданием неразъемных соединений одноуровневых плат 1-5 между собой предусмотрена возможность нанесения между платами клеевых композиций или для увеличения эксплуатационного запаса прочности микросхемы после формирования ее многослойной конструкции посредством неразъемных соединений плат 1-5 между собой, микросхему окунают в полиимидный лак с последующей фотолитографией поверхности микросхемы для вскрытия в ней участков под монтаж навесных компонентов и имидизацией полиимидного лака воздействием на него ультрафиолетовыми лучами (на фиг.1-3 обе операции не отражены).To increase the structural strength of the microcircuit during its formation by alternately creating permanent connections of single-level boards 1-5 to each other, it is possible to apply adhesive compositions between the boards or to increase the operational safety margin of the microcircuit after forming its multilayer structure by means of the permanent connections of the boards 1-5 to each other, the microcircuit dipped in polyimide varnish followed by photolithography of the surface of the microcircuit to open sections in it for mounting mounted components and imidization of the polyimide varnish by exposure to ultraviolet rays (in Fig.1-3, both operations are not reflected).
Предлагаемый способ предусматривает последовательное соединение одноуровневых тонкопленочных плат 12-19 (см. фиг.2а), начиная с соединения с двухсторонней платой 20, выполненной на основе общей для всей многоуровневой микросхемы жесткой диэлектрической подложки 21, например, керамики, анодированного алюминия, стеклотекстолита или металлической подложки, по обе стороны от этой подложки с обеспечением непрерывности коммутации многоуровневого рисунка проводников посредством пропускания фрагмента 22 гибкой одноуровневой тонкопленочной платы через отверстие 23 в подложке 21 (см. фиг.2б) или металлизации такого отверстия в начальной стадии изготовления, а также завершение формирования многоуровневой микросхемы присоединением к соединенным между собой одноуровневым тонкопленочным платам с обеих их сторон дополнительных одноуровневых плат, выполненных на основе жесткой подложки и снабженных средствами механического соединения многослойной микросхемы, например, конструктивными крепежными элементами для усиления скрепления плат по периметру конструкции микросхемы (на фиг.1-3 вторая операция не отражена).The proposed method involves the serial connection of single-level thin-film boards 12-19 (see figa), starting with the connection with a double-
В конкретном примере изготовления многоуровневой микросхемы (см. фиг.3) в качестве исходной платы (а) взята керамическая подложка из Поликора 22ХС с размерами 60×48×1,0 мм с полученными с помощью вакуумного напыления и фотолитографии односторонним рисунком проводников 24 из меди (или алюминия) и участками 25 проводникового слоя под конструкционное скрепление с присоединяемыми платами, а также с просверленными отверстиями 26 для совмещения соединяемых плат. Для соединения с платой (а) подготовлены тонкопленочные платы (б) и (в) из материала ДЛПМ (ЫУ 037102 ТУ), представляющие собой лакофольговую пленку с толщиной проводникового слоя из меди (или алюминия) 30 мкм и диэлектрического слоя - полиимидной пленки 25 мкм с полученными на этих заготовках фотолитографией и травлением рисунком проводников 24 и окнами 27 для межуровневой коммутации, совмещенной с конструкционным скреплением, и окнами 28 для скрепления без коммутации с сохранением над обоими типами окон, соответственно, полосок - элементов 29 и 30 проводникового слоя под последующую сварку, а также окнами 31 под установку дискретных элементов микросхемы.In a specific example of the manufacture of a multilevel microcircuit (see Fig. 3), the ceramic substrate from Policor 22XC with dimensions 60 × 48 × 1.0 mm with vacuum deposition and photolithography using a one-sided pattern of
Для формирования многослойной структуры изготавливаемой микросхемы (слои в количестве трех показаны на фиг.3 для подтверждения промышленной применимости заявляемого способа) технологическая оснастка - проста и надежна и представляет собой (на фигурах не показана) корпус с направляющими стержнями для отверстий 26 для совмещения заготовок с несложными приспособлениями для приведения в положение контакта соединяемых участков проводниковых слоев в виде полосок - элементов 29 и 30 и их микроконтактной сварки через окна 27 и 28 на установке типа УС.ИММ-2 с управлением с помощью микроконтроллера на базе процессора AT 89 LS 8252 "Atmell"To form a multilayer structure of the manufactured microcircuit (three layers are shown in Fig. 3 to confirm the industrial applicability of the proposed method), the tooling is simple and reliable and is (not shown in the figures) a housing with guide rods for
Предлагаемый способ изготовления в настоящее время находится в стадии промышленного освоения и позволит повысить степень интегральности межуровневых микросхемных соединений, в том числе за счет повышения числа соединяемых заготовок - до 15-ти и более и производительности изготовления многослойных интегральных структур в 1,5-2,0 раза с удешевлением технологии изготовления в 3-4 раза в сравнении с прототипом.The proposed manufacturing method is currently at the stage of industrial development and will increase the degree of integrity of inter-level microcircuit connections, including by increasing the number of connected blanks to 15 or more and the productivity of manufacturing multilayer integrated structures of 1.5-2.0 times cheaper technology manufacturing 3-4 times in comparison with the prototype.
Claims (8)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2004109430/28A RU2264676C1 (en) | 2004-03-29 | 2004-03-29 | Method for producing multilevel thin-film integrated circuits |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2004109430/28A RU2264676C1 (en) | 2004-03-29 | 2004-03-29 | Method for producing multilevel thin-film integrated circuits |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2004109430A RU2004109430A (en) | 2005-10-10 |
RU2264676C1 true RU2264676C1 (en) | 2005-11-20 |
Family
ID=35850725
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2004109430/28A RU2264676C1 (en) | 2004-03-29 | 2004-03-29 | Method for producing multilevel thin-film integrated circuits |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2264676C1 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2459314C1 (en) * | 2011-04-06 | 2012-08-20 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Method of making thin-film multilevel boards for multichip modules, hybrid integrated circuits and chip assemblies |
RU2489814C1 (en) * | 2012-07-20 | 2013-08-10 | Открытое акционерное общество "Федеральный научно-производственный центр "Нижегородский научно-исследовательский институт радиотехники" | Method of making multilayer flexible-rigid integrated boards |
-
2004
- 2004-03-29 RU RU2004109430/28A patent/RU2264676C1/en active IP Right Revival
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2459314C1 (en) * | 2011-04-06 | 2012-08-20 | Российская Федерация, от имени которой выступает Государственная корпорация по атомной энергии "Росатом" | Method of making thin-film multilevel boards for multichip modules, hybrid integrated circuits and chip assemblies |
RU2489814C1 (en) * | 2012-07-20 | 2013-08-10 | Открытое акционерное общество "Федеральный научно-производственный центр "Нижегородский научно-исследовательский институт радиотехники" | Method of making multilayer flexible-rigid integrated boards |
Also Published As
Publication number | Publication date |
---|---|
RU2004109430A (en) | 2005-10-10 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8859420B2 (en) | Structure and method of making interconnect element, and multilayer wiring board including the interconnect element | |
US5774340A (en) | Planar redistribution structure and printed wiring device | |
US5891795A (en) | High density interconnect substrate | |
CA1284692C (en) | Multilayer interconnection system for multichip high performance semiconductor packaging | |
US20080128288A1 (en) | Method of manufacturing a multi-layer wiring board using a metal member having a rough surface | |
US5214250A (en) | Method of reworking circuit panels, and circuit panels reworked thereby | |
US8409982B2 (en) | Method of forming solid blind vias through the dielectric coating on high density interconnect (HDI) substrate materials | |
JP2002314253A (en) | Printed wiring board structure having z-axis interconnection | |
KR100720049B1 (en) | Multilayer wiring board and method of producing the same | |
RU2264676C1 (en) | Method for producing multilevel thin-film integrated circuits | |
EP0337986B1 (en) | Multilayer circuit board fabrication process | |
TWI649016B (en) | Soft and hard composite board and its preparation method | |
RU2489814C1 (en) | Method of making multilayer flexible-rigid integrated boards | |
US5976974A (en) | Method of forming redundant signal traces and corresponding electronic components | |
TWI429348B (en) | Multi-layer pcb modules with lateral conductive pads and fabrication methods thereof | |
KR101119308B1 (en) | A printed circuit board and a fabricating method the same | |
CN100553405C (en) | The method of circuit board manufacturing | |
JP2005136282A (en) | Multilayer wiring substrate and its manufacturing method | |
KR100294157B1 (en) | Manufacturing method for interconnecting multilayer circuit board | |
RU2079212C1 (en) | Hybrid integrated circuit manufacturing process | |
JPS618996A (en) | Multilayer circuit board and method of producing same | |
JPH1117059A (en) | Ball grid array board and continued body thereof | |
TW202410754A (en) | Manufacturing method of circuit board circuit structure with through hole and circuit board circuit structure with through hole manufactured thereof | |
JPH10335826A (en) | Multilayered wiring circuit board and manufacture thereof | |
RU2575641C2 (en) | Method of making radioelectronic components |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20070330 |
|
NF4A | Reinstatement of patent |
Effective date: 20080310 |
|
PD4A | Correction of name of patent owner | ||
PD4A | Correction of name of patent owner |