RU2244364C1 - Integrated circuit manufacturing process - Google Patents
Integrated circuit manufacturing process Download PDFInfo
- Publication number
- RU2244364C1 RU2244364C1 RU2003110241/28A RU2003110241A RU2244364C1 RU 2244364 C1 RU2244364 C1 RU 2244364C1 RU 2003110241/28 A RU2003110241/28 A RU 2003110241/28A RU 2003110241 A RU2003110241 A RU 2003110241A RU 2244364 C1 RU2244364 C1 RU 2244364C1
- Authority
- RU
- Russia
- Prior art keywords
- dielectric base
- common dielectric
- integrated circuit
- elements
- manufacturing process
- Prior art date
Links
Images
Abstract
Description
Изобретение относится к области микроэлектроники и может быть использовано в производстве микросхем.The invention relates to the field of microelectronics and can be used in the manufacture of microcircuits.
В качестве прототипа выбран способ изготовления микросхем, заключающийся в том, что n штук элементов устанавливают на кристаллодержателях выводов, объединенных внешней рамкой. Кристаллодержатели выводов с элементами размещают в оснастке, имеющей k формообразующих индивидуальный корпус микросхемы полостей, которые затем заполняют герметизирующим компаундом. После этого вывода отделяют от внешней рамки, получая k штук микросхем [1].As a prototype, a method of manufacturing microcircuits was selected, which consists in the fact that n pieces of elements are mounted on the crystal holders of the outputs connected by an external frame. The crystal holders of the findings with the elements are placed in a snap, having k forming individual cavity microcircuit chips, which are then filled with a sealing compound. After this conclusion is separated from the outer frame, getting k pieces of microcircuits [1].
Целью изобретения является создание группового способа изготовления микросхем без использования формообразующей оснастки.The aim of the invention is the creation of a group method of manufacturing microcircuits without the use of forming equipment.
Поставленная цель достигается тем, что n штук элементов устанавливают на общее диэлектрическое основание с внешними выводами. Под установкой элементов подразумевается их механическое закрепление на общем диэлектрическом основании и электрическое соединение с внешними выводами и между собой в соответствии с функциональным назначением микросхемы. В качестве элементов могут служить полупроводниковые кристаллы, пленочные и/или чип - электронные компоненты. Описываемый способ позволяет изготавливать одновременно, в одной группе, микросхемы с разным количеством элементов и/или различного функционального назначения. В общем случае количество элементов n≤k. Затем методом, например, окунания наносят герметизирующий компаунд так, чтобы он, обволакивая установленные элементы, растекся по поверхности общего диэлектрического основания с внешними выводами, удерживаясь на нем за счет сил поверхностного натяжения. Нанесенный подобными методами герметизирующий компаунд покрывает всю поверхность общего диэлектрического основания с внешними выводами сплошным слоем. Сформированную таким образом единую заготовку разделяют, например, резкой абразивом с помощью проволоки на части, получая k штук микросхем.This goal is achieved by the fact that n pieces of elements are installed on a common dielectric base with external terminals. The installation of elements means their mechanical fastening on a common dielectric base and electrical connection with external terminals and with each other in accordance with the functional purpose of the chip. As elements, semiconductor crystals, film and / or chip - electronic components can serve. The described method allows to produce at the same time, in the same group, microcircuit with a different number of elements and / or various functional purposes. In the general case, the number of elements is n≤k. Then, for example, by dipping, a sealing compound is applied so that, enveloping the installed elements, it spreads over the surface of a common dielectric base with external terminals, holding on to it due to surface tension forces. The sealing compound applied by similar methods covers the entire surface of a common dielectric base with external terminals in a continuous layer. Formed in this way a single workpiece is separated, for example, by sharp abrasive using a wire into parts, getting k pieces of microcircuits.
На фигуре 1 представлена последовательность технологических операций изготовления микросхем, n штук элементов 1 устанавливают на общее диэлектрическое основание 2 с внешними выводами 3. Герметизирующий компаунд 4, обволакивая установленные элементы 1, наносят на общее диэлектрическое основание 2. Сформированную таким образом единую заготовку 5, разделяют на части 6, получая k штук микросхем 7. За счет сил поверхностного натяжения верхняя часть индивидуального корпуса микросхем может быть сформирована плоской или куполообразной в зависимости от ширины общего диэлектрического основания с внешними выводами, количества нанесенного герметизирующего компаунда и его вязкости (фигура 2).The figure 1 presents the sequence of technological operations of manufacturing microcircuits, n pieces of elements 1 are installed on a common
Источники информацииSources of information
1. Патент США № 5317189, кл. H 01 L 23/48, 31.05.94.1. US patent No. 5317189, CL. H 01 L 23/48, 05/31/94.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2003110241/28A RU2244364C1 (en) | 2003-04-09 | 2003-04-09 | Integrated circuit manufacturing process |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2003110241/28A RU2244364C1 (en) | 2003-04-09 | 2003-04-09 | Integrated circuit manufacturing process |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2003110241A RU2003110241A (en) | 2004-10-27 |
RU2244364C1 true RU2244364C1 (en) | 2005-01-10 |
Family
ID=34881046
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2003110241/28A RU2244364C1 (en) | 2003-04-09 | 2003-04-09 | Integrated circuit manufacturing process |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2244364C1 (en) |
-
2003
- 2003-04-09 RU RU2003110241/28A patent/RU2244364C1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4975765A (en) | Highly integrated circuit and method for the production thereof | |
US5830800A (en) | Packaging method for a ball grid array integrated circuit without utilizing a base plate | |
US6537848B2 (en) | Super thin/super thermal ball grid array package | |
US6294403B1 (en) | High performance flip chip package | |
US7257884B2 (en) | Method for fabricating semiconductor component with adjustment circuitry for electrical characteristics or input/output configuration | |
US8809121B2 (en) | Singulation of IC packages | |
US20060208351A1 (en) | Semiconductor devices including peripherally located bond pads, intermediates thereof, and assemblies and packages including the semiconductor devices | |
JPH04256343A (en) | Flip-chip package for integrated circuit use | |
SG115573A1 (en) | Electronic device as multichip module and method for producing it | |
US11810842B2 (en) | Side-solderable leadless package | |
KR20000023475A (en) | Method of production of semiconductor device | |
US20230411261A1 (en) | Exposed bonding pad of chip package and manufacturing method thereof | |
US7985626B2 (en) | Manufacturing tool for wafer level package and method of placing dies | |
JPH08279591A (en) | Semiconductor device and its manufacture | |
TW200425361A (en) | Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit | |
JP2005251784A (en) | Semiconductor module and its manufacturing method | |
RU2244364C1 (en) | Integrated circuit manufacturing process | |
US20080164619A1 (en) | Semiconductor chip package and method of manufacturing the same | |
US5347709A (en) | Method of making lead frame | |
US20020113301A1 (en) | Leadless semiconductor package | |
KR19990065532A (en) | Manufacturing method of COB type semiconductor package | |
CN109979902A (en) | Semiconductor devices and manufacturing method | |
KR100379093B1 (en) | Marking method of semiconductor package | |
US6372526B1 (en) | Method of manufacturing semiconductor components | |
WO2002101829A8 (en) | Method for forming a wafer level chip scale package, and package formed thereby |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20090410 |