RU2244364C1 - Integrated circuit manufacturing process - Google Patents

Integrated circuit manufacturing process Download PDF

Info

Publication number
RU2244364C1
RU2244364C1 RU2003110241/28A RU2003110241A RU2244364C1 RU 2244364 C1 RU2244364 C1 RU 2244364C1 RU 2003110241/28 A RU2003110241/28 A RU 2003110241/28A RU 2003110241 A RU2003110241 A RU 2003110241A RU 2244364 C1 RU2244364 C1 RU 2244364C1
Authority
RU
Russia
Prior art keywords
dielectric base
common dielectric
integrated circuit
elements
manufacturing process
Prior art date
Application number
RU2003110241/28A
Other languages
Russian (ru)
Other versions
RU2003110241A (en
Inventor
Д.М. Барановский (RU)
Д.М. Барановский
Р.В. Ветохин (RU)
Р.В. Ветохин
Original Assignee
ЗАО "Синтез электронных компонентов"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ЗАО "Синтез электронных компонентов" filed Critical ЗАО "Синтез электронных компонентов"
Priority to RU2003110241/28A priority Critical patent/RU2244364C1/en
Publication of RU2003110241A publication Critical patent/RU2003110241A/en
Application granted granted Critical
Publication of RU2244364C1 publication Critical patent/RU2244364C1/en

Links

Images

Abstract

FIELD: microelectronics; integrated circuit manufacture.
SUBSTANCE: manufacturing process for k integrated circuit includes installation of n components on common dielectric base having external leads. Then sealing compound is applied to components so that it covers them and spreads over surface of common dielectric base provided with external leads and is restrained thereon due to surface tension forces. Single workpiece produced in the process is divided into parts to obtain k integrated circuits. This group method for manufacturing integrated circuits makes it possible to dispense with use of special integrated-circuit package forming auxiliaries.
EFFECT: facilitated manufacture.
1 cl, 2 dwg

Description

Изобретение относится к области микроэлектроники и может быть использовано в производстве микросхем.The invention relates to the field of microelectronics and can be used in the manufacture of microcircuits.

В качестве прототипа выбран способ изготовления микросхем, заключающийся в том, что n штук элементов устанавливают на кристаллодержателях выводов, объединенных внешней рамкой. Кристаллодержатели выводов с элементами размещают в оснастке, имеющей k формообразующих индивидуальный корпус микросхемы полостей, которые затем заполняют герметизирующим компаундом. После этого вывода отделяют от внешней рамки, получая k штук микросхем [1].As a prototype, a method of manufacturing microcircuits was selected, which consists in the fact that n pieces of elements are mounted on the crystal holders of the outputs connected by an external frame. The crystal holders of the findings with the elements are placed in a snap, having k forming individual cavity microcircuit chips, which are then filled with a sealing compound. After this conclusion is separated from the outer frame, getting k pieces of microcircuits [1].

Целью изобретения является создание группового способа изготовления микросхем без использования формообразующей оснастки.The aim of the invention is the creation of a group method of manufacturing microcircuits without the use of forming equipment.

Поставленная цель достигается тем, что n штук элементов устанавливают на общее диэлектрическое основание с внешними выводами. Под установкой элементов подразумевается их механическое закрепление на общем диэлектрическом основании и электрическое соединение с внешними выводами и между собой в соответствии с функциональным назначением микросхемы. В качестве элементов могут служить полупроводниковые кристаллы, пленочные и/или чип - электронные компоненты. Описываемый способ позволяет изготавливать одновременно, в одной группе, микросхемы с разным количеством элементов и/или различного функционального назначения. В общем случае количество элементов n≤k. Затем методом, например, окунания наносят герметизирующий компаунд так, чтобы он, обволакивая установленные элементы, растекся по поверхности общего диэлектрического основания с внешними выводами, удерживаясь на нем за счет сил поверхностного натяжения. Нанесенный подобными методами герметизирующий компаунд покрывает всю поверхность общего диэлектрического основания с внешними выводами сплошным слоем. Сформированную таким образом единую заготовку разделяют, например, резкой абразивом с помощью проволоки на части, получая k штук микросхем.This goal is achieved by the fact that n pieces of elements are installed on a common dielectric base with external terminals. The installation of elements means their mechanical fastening on a common dielectric base and electrical connection with external terminals and with each other in accordance with the functional purpose of the chip. As elements, semiconductor crystals, film and / or chip - electronic components can serve. The described method allows to produce at the same time, in the same group, microcircuit with a different number of elements and / or various functional purposes. In the general case, the number of elements is n≤k. Then, for example, by dipping, a sealing compound is applied so that, enveloping the installed elements, it spreads over the surface of a common dielectric base with external terminals, holding on to it due to surface tension forces. The sealing compound applied by similar methods covers the entire surface of a common dielectric base with external terminals in a continuous layer. Formed in this way a single workpiece is separated, for example, by sharp abrasive using a wire into parts, getting k pieces of microcircuits.

На фигуре 1 представлена последовательность технологических операций изготовления микросхем, n штук элементов 1 устанавливают на общее диэлектрическое основание 2 с внешними выводами 3. Герметизирующий компаунд 4, обволакивая установленные элементы 1, наносят на общее диэлектрическое основание 2. Сформированную таким образом единую заготовку 5, разделяют на части 6, получая k штук микросхем 7. За счет сил поверхностного натяжения верхняя часть индивидуального корпуса микросхем может быть сформирована плоской или куполообразной в зависимости от ширины общего диэлектрического основания с внешними выводами, количества нанесенного герметизирующего компаунда и его вязкости (фигура 2).The figure 1 presents the sequence of technological operations of manufacturing microcircuits, n pieces of elements 1 are installed on a common dielectric base 2 with external leads 3. The sealing compound 4, enveloping the installed elements 1, is applied to a common dielectric base 2. The uniform blank 5 formed in this way is divided into part 6, getting k pieces of microcircuits 7. Due to the forces of surface tension, the upper part of the individual housing of microcircuits can be formed flat or domed depending ty from the width of the common dielectric base with external terminals, the amount of applied sealing compound and its viscosity (figure 2).

Источники информацииSources of information

1. Патент США № 5317189, кл. H 01 L 23/48, 31.05.94.1. US patent No. 5317189, CL. H 01 L 23/48, 05/31/94.

Claims (1)

Способ изготовления k штук микросхем, отличающийся тем, что n штук элементов устанавливают на общее диэлектрическое основание с внешними выводами, на поверхность которого затем наносят герметизирующий компаунд так, чтобы он, обволакивая установленные элементы, растёкся по поверхности общего диэлектрического основания с внешними выводами, удерживаясь на нём за счёт сил поверхностного натяжения, сформированную таким образом единую заготовку разделяют на части.A method of manufacturing k pieces of microchips, characterized in that n pieces of elements are mounted on a common dielectric base with external terminals, on the surface of which is then applied a sealing compound so that it envelops the installed elements and spreads over the surface of a common dielectric base with external terminals, holding onto due to surface tension forces, a single blank formed in this way is divided into parts.
RU2003110241/28A 2003-04-09 2003-04-09 Integrated circuit manufacturing process RU2244364C1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2003110241/28A RU2244364C1 (en) 2003-04-09 2003-04-09 Integrated circuit manufacturing process

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2003110241/28A RU2244364C1 (en) 2003-04-09 2003-04-09 Integrated circuit manufacturing process

Publications (2)

Publication Number Publication Date
RU2003110241A RU2003110241A (en) 2004-10-27
RU2244364C1 true RU2244364C1 (en) 2005-01-10

Family

ID=34881046

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2003110241/28A RU2244364C1 (en) 2003-04-09 2003-04-09 Integrated circuit manufacturing process

Country Status (1)

Country Link
RU (1) RU2244364C1 (en)

Similar Documents

Publication Publication Date Title
US4975765A (en) Highly integrated circuit and method for the production thereof
US5830800A (en) Packaging method for a ball grid array integrated circuit without utilizing a base plate
US6537848B2 (en) Super thin/super thermal ball grid array package
US6294403B1 (en) High performance flip chip package
US7257884B2 (en) Method for fabricating semiconductor component with adjustment circuitry for electrical characteristics or input/output configuration
US8809121B2 (en) Singulation of IC packages
US20060208351A1 (en) Semiconductor devices including peripherally located bond pads, intermediates thereof, and assemblies and packages including the semiconductor devices
JPH04256343A (en) Flip-chip package for integrated circuit use
SG115573A1 (en) Electronic device as multichip module and method for producing it
US11810842B2 (en) Side-solderable leadless package
KR20000023475A (en) Method of production of semiconductor device
US20230411261A1 (en) Exposed bonding pad of chip package and manufacturing method thereof
US7985626B2 (en) Manufacturing tool for wafer level package and method of placing dies
JPH08279591A (en) Semiconductor device and its manufacture
TW200425361A (en) Method for producing an integrated circuit with a rewiring device and corresponding integrated circuit
JP2005251784A (en) Semiconductor module and its manufacturing method
RU2244364C1 (en) Integrated circuit manufacturing process
US20080164619A1 (en) Semiconductor chip package and method of manufacturing the same
US5347709A (en) Method of making lead frame
US20020113301A1 (en) Leadless semiconductor package
KR19990065532A (en) Manufacturing method of COB type semiconductor package
CN109979902A (en) Semiconductor devices and manufacturing method
KR100379093B1 (en) Marking method of semiconductor package
US6372526B1 (en) Method of manufacturing semiconductor components
WO2002101829A8 (en) Method for forming a wafer level chip scale package, and package formed thereby

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20090410