RU2237969C1 - Триггерное устройство - Google Patents

Abstract

Изобретение относится к импульсной технике и может быть использовано в счетных устройствах вычислительной техники и систем управления. Технический результат заключается в повышении помехоустойчивости и обеспечении работы в однопеременном троичном коде. Устройство содержит два тактируемых двухстабильных D-триггера (1 и 2), выполненных по КМОП-технологии, четыре ризистора (3-6), инвертор (7), шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ (8-13), три элемента ИЛИ-НЕ (14-16), два конденсатора (17 и 18), шину счетных сигналов (19), первую (20) и вторую (21) выходные шины и шину управления (22). 1 ил.

Description

Изобретение относится к области импульсной техники и может быть использовано в счетных устройствах вычислительной техники и систем управления.

Известен трехстабильный счетный триггер (см. а. с. СССР №585591, кл. Н 03 К 3/286, опубл. 25.12.77, Бюл. №47), выбранный в качестве аналога изобретения и содержащий три RS-триггера, каждый из которых выполнен на трехвходовом и двухвходовом логических элементах И-НЕ с перекрестными связями, схему управления, содержащую три трехвходовых выходных логических элемента И-НЕ, а также три выхода и шину счетных сигналов. Выходы двухвходовых элементов И-НЕ являются первыми выходами соответствующих RS-триггеров. Первые и вторые входы двухвходовых элементов И-НЕ являются соответственно первыми и вторыми входами соответствующих RS-триггеров. Первые и вторые входы трехвходовых элементов И-НЕ являются соответственно третьими и четвертыми входами соответствующих RS-триггеров. Первые входы первого, второго и третьего трехвходовых выходных элементов И-НЕ являются соответственно первым, вторым и третьим входами схемы управления. Вторые входы первого, второго и третьего трехвходовых выходных элементов И-НЕ являются соответственно четвертым, пятым и шестым входами схемы управления. Третьи входы первого, второго и третьего трехвходовых выходных элементов И-НЕ являются соответственно седьмым, восьмым и девятым входами схемы управления. Выходы первого, второго и третьего трехвходовых выходных элементов И-НЕ являются соответственно первым, вторым и третьим выходами схемы управления. Первые выходы каждого из RS-триггеров соединены соответственно с первым, вторым и третьим входами схемы управления, выходы которой являются соответствующими выходами устройства. Первые входы RS-триггеров соединены с шиной счетных сигналов. Вторые входы первого и третьего RS-триггеров соединены между собой. Вторые входы первого, второго и третьего RS-триггеров соединены с третьими входами соответственно третьего, первого и второго RS-триггеров. Четвертый вход первого RS-триггера соединен с четвертым и шестым входами схемы управления и с ее вторым выходом. Четвертый вход второго RS-триггера соединен с пятым и седьмым входами схемы управления и с ее третьим выходом. Четвертый вход третьего RS-триггера соединен с восьмым и девятым входами схемы управления и с ее первым выходом.

Недостатком известного триггера является низкая помехоустойчивость, обусловленная отсутствием мер защиты триггерных структур, входящих в его состав, от внешних импульсных помех.

Известно триггерное устройство (см. патент РФ №2093955 от 16.04.93, МПК: Н 03 К 3/29, "Трехстабильный счетный триггер", вариант 2, Шишкин Г.И., Дикарев И.И., опубл. 20.10.97, Бюл. №29), выбранное в качестве прототипа и содержащее первый и второй двухстабильные триггеры, первые входы которых соединены с шиной счетных сигналов, инверсный выход первого двухстабильного триггера соединен с первым входом элемента И-НЕ, выход которого соединен с первой выходной шиной, вторую выходную шину, элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, два коммутатора, три резистора и конденсатор. Двухстабильные триггеры выполнены по КМОП-технологии в виде тактируемых D-триггеров, первые входы которых являются тактовыми, прямой выход первого из которых соединен с первым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с прямым входом первого коммутатора. Выход первого коммутатора через первый резистор соединен с первым выводом второго резистора и с первой обкладкой конденсатора, вторая обкладка которого соединена с информационным входом второго D-триггера и через третий резистор - с выходом второго коммутатора. Инверсный вход второго коммутатора соединен со второй выходной шиной и с выходом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, второй вход которого соединен с прямым выходом второго D-триггера и со вторым входом элемента И-НЕ. Выход элемента И-НЕ соединен с инверсным входом первого коммутатора, управляющий вход которого соединен с управляющим входом второго коммутатора и с шиной счетных сигналов. Информационный вход первого D-триггера соединен со вторым выводом второго резистора.

Первым недостатком прототипа является низкая помехоустойчивость, обусловленная большой ценой возможного сбоя под действием внешних помех по шине счетных сигналов или по шине питания. Если вместо второго счетного импульса, под действием которого в триггерном устройстве происходит перезаряд конденсатора, поступит импульс помехи ограниченной длительности, конденсатор может успеть только разрядиться. Устройство из второго устойчивого состояния перейдет не в третье устойчивое состояние, а вернется в первое устойчивое состояние, характеризуемое разряженным конденсатором, что соответствует потере двух счетных импульсов.

Вторым недостатком является невозможность обеспечения работы триггерного устройства в однопеременном троичном коде вследствие отсутствия возможности переключения устройства при переполнении из режима сложения в режим вычитания и обратно.

Задачей, решаемой заявляемым изобретением, является создание триггерного устройства, обладающего повышенной помехоустойчивостью к воздействию внешних помех и возможностью работы в однопеременном троичном коде.

Технический результат заключается в повышении помехоустойчивости и обеспечении работы в однопеременном троичном коде.

Это достигается тем, что в триггерное устройство, содержащее шину счетных сигналов, первую и вторую выходные шины, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй двухстабильные триггеры, выполненные по КМОП-технологии в виде тактируемых D-триггеров, прямой выход первого D-триггера соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а его информационный вход через первый резистор соединен с первыми выводами второго резистора и первого конденсатора, третий резистор, дополнительно введены второй, третий, четвертый, пятый и шестой элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, последний из которых имеет три входа, шина управления, четвертый резистор, второй конденсатор, инвертор, первый, второй и третий элементы ИЛИ-НЕ, во второй D-триггер введен инверсный выход, выход третьего элемента ИЛИ-НЕ соединен с первой выходной шиной, а первый его вход соединен с выходом инвертора и с первыми входами первого и второго элементов ИЛИ-НЕ, выходы которых соединены со вторыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и с тактовыми входами первого и второго D-триггеров, при этом информационный вход второго D-триггера подключен через четвертый резистор к первому выводу третьего резистора и через второй конденсатор к общей шине, второй вывод третьего резистора соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с прямым выходом второго D-триггера, с первыми входами четвертого и шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к инверсному выходу второго D-триггера, а его выход соединен со вторым входом третьего элемента ИЛИ-НЕ, а второй вход - с шиной управления устройства, со вторым входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен ко второму входу первого элемента ИЛИ-НЕ, второй вход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с третьим входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и прямым выходом второго D-триггера, инверсный выход которого соединен со вторым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со вторым входом второго элемента ИЛИ-НЕ, вход инвертора соединен с шиной счетных сигналов, второй вывод первого конденсатора соединен с общей шиной.

Указанная совокупность признаков позволяет повысить помехоустойчивость к воздействию внешних помех путем уменьшения цены возможного сбоя за счет исключения перезаряда конденсатора при поступлении счетных импульсов и обеспечить работу данного устройства в однопеременном троичном коде за счет переключения триггерного устройства при переполнении из режима сложения в режим вычитания и обратно.

На чертеже приведена принципиальная схема триггерного устройства. Триггерное устройство содержит два тактируемых двухстабильных D-триггера 1 и 2, выполненных по КМОП-технологии, четыре резистора 3, 4, 5 и 6, инвертор 7, шесть элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8, 9, 10, 11, 12 и 13, три элемента ИЛИ-НЕ 14, 15 и 16, два конденсатора 17, 18, шину счетных сигналов 19, первую 20 и вторую 21 выходные шины и шину управления 22.

Тактовые входы D-триггеров 1 и 2 подключены к выходам элементов ИЛИ-НЕ 14 и 15 соответственно и ко вторым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и 9, соответственно. Информационные входы D-триггеров 1 и 2 подключены к первым выводам резисторов 4 и 6 соответственно, вторые выводы которых соединены с общей шиной через конденсаторы 17 и 18 соответственно и через резисторы 3 и 5 соответственно соединены с выходами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и 9 соответственно. Первый вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 подключен к прямому выходу D-триггера 1, ко второму входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и к третьему входу элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13, выход которого соединен с выходной шиной 21, второй его вход соединен с шиной управления 22, а первый вход подключен к первым входам элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 9, 11, 12 и к выходу D-триггера 2. Инверсный выход D-триггера 1 соединен со вторым входом элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11, выход которого подключен ко второму входу элемента ИЛИ-НЕ 15, первый вход которого соединен с первыми входами элементов ИЛИ-НЕ 14, 16 и с выходом инвертора 7, вход которого является входной счетной шиной 19. Второй вход элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 соединен соответственно с первым и вторым входами элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10 и 12, выходы которых подключены ко вторым входам элементов ИЛИ-НЕ 14 и 16 соответственно. Выход элемента ИЛИ-НЕ 16 соединен с выходной шиной 20.

Данное триггерное устройство представляет собой один разряд счетчика в однопеременном троичном коде. Для построения многоразрядного счетчика необходимо соединить шину 21 последующего разряда с шиной 22 предыдущего разряда, а шину 19 последующего разряда с шиной 20 предыдущего разряда.

Триггерное устройство работает следующим образом. В исходном состоянии, в режиме хранения информации, D-триггеры 1 и 2 находятся в состоянии логического "0". На шине счетных сигналов 19, при отсутствии счетного импульса, присутствует сигнал логического "0", следовательно, на выходе инвертора 7 - сигнал логической "1", а на выходе элемента ИЛИ-НЕ 16 и выходной шине 20 - сигнал логического "0". На шине управления 22 присутствует сигнал логического "0", следовательно, на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 - сигнал логического "0". Сигнал логической "1" с инверсного выхода D-триггера 2 вызывает появление на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 сигнала логической "1", запрещающего прохождение счетных импульсов на выходную шину 20 через элемент ИЛИ-НЕ 16 (на счетную шину 19 старшего разряда счетчика). При отсутствии счетных импульсов на выходах элементов ИЛИ-НЕ 14, 15 и на тактовых входах D-триггеров 1, 2 сохраняется сигнал логического "0", поэтому разрешена запись данных в D-триггеры 1, 2 с их информационных входов. Сигналы логического "0" с прямых выходов D-триггеров 1 и 2 через соответственно элементы ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и 9, резисторы 3, 4 и 5, 6 соответственно поступают на информационные входы D-триггеров 1 и 2 соответственно. Конденсаторы 17 и 18 в исходном состоянии разряжены. На входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 10 присутствуют сигналы логического "0", на первом и втором входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 11 присутствуют соответственно сигналы логического "0" и логической "1", следовательно, на вторых входах элементов ИЛИ-НЕ 14, 15 присутствуют сигналы логического "0" и логической "1" соответственно. Если под действием внешней помехи D-триггер 1 установится в состояние логической "1", то на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 8 будет сформирован сигнал логической "1". При этом конденсатор 17 начнет заряжаться через резистор 3. Если за время действия импульса помехи напряжение на конденсаторе 17 не достигнет порога переключения D-триггера 1 в состояние логической "1", то по окончании импульса помехи D-триггер 1 возвратится в состояние логического "0". Аналогичным образом происходит восстановление других состояний D-триггеров 1, 2.

При поступлении первого счетного импульса (сигнал логической "1" на шине счетных сигналов 19) на выходе инвертора 7 появляется сигнал логического "0", а на выходах элементов ИЛИ-НЕ 14 и 15, на вторых входах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 8 и 9 и на тактовых входах D-триггеров 1 и 2 - сигналы логической "1" и логического "0" соответственно, длительность которых равна длительности счетного импульса. D-триггер 1 становится "нечувствительным" к сигналу на его информационном входе и находится в состоянии логического "0". Конденсатор 17 начинает заряжаться через резистор 3, при этом его положительно заряженная обкладка подключена через резистор 4 к информационному входу D-триггера 1. Длительность счетного импульса должна быть достаточной для достижения напряжения на конденсаторе 17 величины, превышающей пороговое значение напряжения переключения D-триггера 1 в состояние логической "1". После окончания первого счетного импульса на выходе инвертора 7 устанавливается сигнал логической "1", на выходах элементов ИЛИ-НЕ 14, 15 - сигнал логического "0", а D-триггеры 1, 2 окажутся в состоянии логической "1" и логического "0" соответственно. На выходной шине 21 устанавливается сигнал логической "1", на выходной шине 20 и шине управления 22 сохраняются сигналы логического "0". На вторых входах и выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10, 11 появляются сигналы логической "1" и логического "0" соответственно. Триггерное устройство переходит в режим хранения информации. Резисторы 4, 6 препятствуют быстрому разряду конденсаторов 17, 18 соответственно через защитные входные диоды D-триггеров 1 и 2 соответственно при перерывах питания (Зельдин Е.А. Цифровые интегральные микросхемы в информационно-измерительной аппаратуре. - Л.: Энергоатомиздат, 1986, с.65, рис.6-4). Сопротивление резисторов 4 и 6 должно быть достаточно большим.

При поступлении второго счетного импульса D-триггеры 1, 2 находятся в состоянии логической "1" и логического "0" соответственно. На выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10, 11 присутствуют сигналы логической "1" и логического "0" соответственно. На шине управления 22 поддерживается сигнал логического "0". На выходе инвертора 7 появляется сигнал логического "0", а на выходах элементов ИЛИ-НЕ 14, 15 - сигналы логического "0" и логической "1" соответственно. D-триггер 2 становится "нечувствительным" к сигналам на его информационном входе, а конденсатор 18 начинает заряжаться через резистор 5, при этом его положительно заряженная обкладка подключена через резистор 6 к информационному входу D-триггера 2. По окончании второго счетного импульса на выходе инвертора 7 появляется сигнал логической "1", D-триггер 2 устанавливается в состояние логической "1", a D-триггер 1 сохраняет состояние логической "1". На выходной шине 21 устанавливается сигнал логического "0", а на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 - сигнал логического "0", разрешающий прохождение счетных импульсов с выхода инвертора 7 на выходную шину 20. Триггерное устройство переходит в режим хранения информации.

При поступлении третьего счетного импульса D-триггеры 1, 2 находятся в состояниях логической "1". На выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10, 11 присутствуют сигналы логической "1", запрещающие прохождение счетных импульсов на тактовые входы D-триггеров 1, 2 младшего разряда счетчика, на шине управления 22 которого поддерживается сигнал логического "0". Третий счетный импульс, поступающий с шины счетных сигналов 19, проходит через инвертор 7 и первый вход элемента ИЛИ-НЕ 16 на выходную шину 20 и далее на шину счетных сигналов 19 старшего разряда счетчика, находящего в исходном состоянии. По окончании третьего счетного импульса в старшем разряде счетчика D-триггеры 1, 2 оказываются в состояниях логической " 1" и логического "0" соответственно, а на его выходной шине 21 устанавливается сигнал логической "1". Состояние триггерного устройства младшего разряда счетчика по окончании третьего счетного импульса не изменяется. Триггерное устройство переходит в режим хранения информации.

При поступлении четвертого счетного импульса D-триггеры 1, 2 младшего разряда счетчика находятся в состоянии логической "1". На выходной шине 21 и шине управления 22 поддерживаются сигналы логической "1", на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 присутствует сигнал, запрещающий прохождение счетных импульсов на выходную шину 20, а на выходах элементов ИСКЛЮЧАЮЩЕЕ ИЛИ 10, 11 поддерживаются сигналы логического "0" и логической "1" соответственно. На выходе инвертора 7 четвертый счетный импульс устанавливает сигнал логического "0", что приводит к появлению на выходе элемента ИЛИ-НЕ 14 сигнала логической "1", по окончании которого D-триггер 1 переключается в состояние логического "0". D-триггер 2 остается в состоянии логической "1", на выходе элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 13 и на выходной шине 21 устанавливаются сигналы логического "0". Триггерное устройство перешло в режим вычитания.

При поступлении пятого счетного импульса D-триггеры 1, 2 находятся в состояниях логического "0" и логической "1" соответственно, на шине управления 22 присутствует сигнал логической "1", на выходных шинах 20, 21 - сигнал логического "0". На выходе элемента ИЛИ-НЕ 14 поддерживается сигнал логического "0", а на выходе элемента ИЛИ-НЕ 15 появляется сигнал логической "1". По окончании счетного импульса на шине счетных сигналов 19 D-триггеры 1 и 2 оказываются в состоянии логического "0", а на выходной шине 21 появляется сигнал логической "1". На входах элемента ИСКЛЮЧАЮЩЕЕ ИЛИ 12 присутствуют сигналы логической "1", что приводит к появлению на его выходе сигнала логического "0", разрешающего прохождение импульсов со счетной шины 19 на выходную шину 20.

Шестой счетный импульс проходит на выходную шину 20 младшего разряда счетчика, не изменяя его состояния, и поступает на шину счетных сигналов 19 старшего разряда счетчика. По его окончании D-триггеры 1, 2 старшего разряда счетчика оказываются в состоянии логической "1", что приводит к появлению сигнала логического "0" на выходной шине 21. На шине управления 22 младшего разряда счетчика также устанавливается сигнал логического "0". Устройство возвратилось в исходное состояние.

Таким образом, данное триггерное устройство работает в режиме сложения или в режиме вычитания в зависимости от сигнала на входной шине 22. В каждом из этих режимов первые два счетных импульса с шины счетных сигналов 19 определяют устойчивые состояние D-триггеров 1, 2 младшего разряда счетчика, а третий счетный импульс - устойчивые состояние D-триггеров 1, 2 старшего разряда счетчика. Следовательно, обеспечивается работа триггерного устройства в однопеременном троичном коде, а также повышается помехоустойчивость триггерного устройства к воздействию внешних помех путем уменьшения цены возможного сбоя за счет отсутствия перезаряда конденсатора.

Изготовлен лабораторный макет триггерного устройства, испытания которого подтвердили работоспособность и практическую ценность заявляемого объекта.

Claims (1)

1. Триггерное устройство, содержащее шину счетных сигналов, первую и вторую выходные шины, первый элемент ИСКЛЮЧАЮЩЕЕ ИЛИ, первый и второй двустабильные триггеры, выполненные по КМОП-технологии в виде тактируемых D-триггеров, прямой выход первого D-триггера соединен с первым входом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а его информационный вход через первый резистор соединен с первыми выводами второго резистора и первого конденсатора, третий резистор, отличающееся тем, что введены второй, третий, четвертый, пятый и шестой элементы ИСКЛЮЧАЮЩЕЕ ИЛИ, последний из которых имеет три входа, шина управления, четвертый резистор, второй конденсатор, инвертор, первый, второй и третий элементы ИЛИ-НЕ, во второй D-триггер введен инверсный выход, выход третьего элемента ИЛИ-НЕ соединен с первой выходной шиной, а первый его вход соединен с выходом инвертора и с первыми входами первого и второго элементов ИЛИ-НЕ, выходы которых соединены со вторыми входами первого и второго элементов ИСКЛЮЧАЮЩЕЕ ИЛИ и с тактовыми входами первого и второго D-триггеров, при этом информационный вход второго D-триггера подключен через четвертый резистор к первым выводам третьего резистора и второго конденсатора, второй вывод которого соединен с общей шиной, второй вывод третьего резистора соединен с выходом второго элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход которого соединен с прямым выходом второго D-триггера, с первыми входами четвертого и шестого элементов ИСКЛЮЧАЮЩЕЕ ИЛИ, первый вход пятого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен к инверсному выходу второго D-триггера, а его выход соединен со вторым входом третьего элемента ИЛИ-НЕ, а второй вход - с шиной управления устройства, со вторым входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и с первым входом третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого подключен ко второму входу первого элемента ИЛИ-НЕ, второй вход третьего элемента ИСКЛЮЧАЮЩЕЕ ИЛИ соединен с третьим входом шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ и прямым выходом первого D-триггера, инверсный выход которого соединен со вторым входом четвертого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, выход которого соединен со вторым входом второго элемента ИЛИ-НЕ, вход инвертора соединен с шиной счетных сигналов, второй вывод первого конденсатора соединен с общей шиной, при этом второй вывод второго резистора соединен с выходом первого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ, а выход шестого элемента ИСКЛЮЧАЮЩЕЕ ИЛИ подключен ко второй выходной шине.