RU2228539C1 - Fundamental symmetrical module - Google Patents
Fundamental symmetrical module Download PDFInfo
- Publication number
- RU2228539C1 RU2228539C1 RU2002133014/09A RU2002133014A RU2228539C1 RU 2228539 C1 RU2228539 C1 RU 2228539C1 RU 2002133014/09 A RU2002133014/09 A RU 2002133014/09A RU 2002133014 A RU2002133014 A RU 2002133014A RU 2228539 C1 RU2228539 C1 RU 2228539C1
- Authority
- RU
- Russia
- Prior art keywords
- output
- input
- key
- comparators
- inverting input
- Prior art date
Links
Landscapes
- Logic Circuits (AREA)
Abstract
Description
Изобретение относится к вычислительной технике и может быть использовано для построения средств автоматики, функциональных узлов систем управления и др.The invention relates to computer technology and can be used to build automation, functional units of control systems, etc.
Известны фундаментальные симметричные модули (см., например, свидетельство РФ 21679, кл. G 06 G 7/25, 2002 г.), которые могут быть использованы для вычисления фундаментальной симметричной булевой функции , зависящей от n аргументов - входных двоичных сигналов х1,...,хn ∈{0,l}. Здесь m=n есть заданное α-число (индекс) функции . Как известно, только тогда, когда точно m ее аргументов равны 1, а остальные ее аргументы равны 0.Fundamental symmetric modules are known (see, for example, certificate of the Russian Federation 21679, class G 06 G 7/25, 2002), which can be used to calculate the fundamental symmetric Boolean function depending on n arguments - input binary signals x 1 , ..., x n ∈ {0, l}. Here m = n is the given α-number (index) of the function . As known, only when exactly m of its arguments are equal to 1, and the rest of its arguments are equal to 0.
К причине, препятствующей достижению указанного ниже технического результата при использовании известных фундаментальных симметричных модулей, относится ограниченные функциональные возможности, обусловленные тем, что не выполняется вычисление функции , где m∈{0,...,n-1}.The reason that impedes the achievement of the technical result indicated below when using the well-known fundamental symmetric modules is limited functionality due to the fact that the function is not calculated , where m∈ {0, ..., n-1}.
Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является принятый за прототип фундаментальный симметричный модуль (свидетельство РФ 20593, кл. G 06 G 7/25, 2001 г.), который содержит два компаратора и n размыкающих ключей и может быть использован для вычисления фундаментальной симметричной булевой функции индекса m=n, зависящей от n аргументов - входных двоичных сигналов х1,...,хn ∈ {0,1}.The closest device of the same purpose to the claimed invention in terms of features is the prototype fundamental symmetric module (certificate of the Russian Federation 20593, CL G 06 G 7/25, 2001), which contains two comparators and n disconnect keys and can be used to calculate the fundamental symmetric Boolean function index m = n, depending on n arguments - input binary signals x 1 , ..., x n ∈ {0,1}.
К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, обусловленные тем, что не выполняется вычисление функции S, где m∈{0,...,n-1}.The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality due to the fact that the calculation of the function S , where m∈ {0, ..., n-1}.
Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения вычисления фундаментальной симметричной булевой функции S, где m∈{0,...,n}.The technical result of the invention is the expansion of functionality by providing the calculation of the fundamental symmetric Boolean function S , where m∈ {0, ..., n}.
Указанный технический результат при осуществлении изобретения достигается тем, что в фундаментальном симметричном модуле, содержащем два компаратора и n размыкающих ключей, у которых выход каждого предыдущего размыкающего ключа соединен с входом последующего размыкающего ключа, особенность заключается в том, что в него введены операционный усилитель, логический элемент И и n+1 резисторов, причем i-й резистор подсоединен между входом и выходом i-го размыкающего ключа, а (n+1)-ый резистор - между входом первого размыкающего ключа и шиной нулевого потенциала, выход первого и выход второго компараторов подключены соответственно к первому и второму входам логического элемента И, подсоединенного выходом к выходу фундаментального симметричного модуля, i-й информационный и первый, второй, третий настроечные входы которого образованы соответственно управляющим входом i-го размыкающего ключа и инвертирующим входом первого, неинвертирующим входом второго компараторов, неинвертирующим входом операционного усилителя, подсоединенного инвертирующим входом и выходом соответственно к входу первого размыкающего ключа и объединенным выходу n-го размыкающего ключа, неинвертирующему входу первого, инвертирующему входу второго компараторов.The specified technical result in the implementation of the invention is achieved by the fact that in the fundamental symmetric module containing two comparators and n disconnect keys, in which the output of each previous disconnect key is connected to the input of the subsequent disconnect key, the feature is that an operational amplifier is inserted into it, a logical element And and n + 1 resistors, and the i-th a resistor is connected between the input and output of the i-th disconnect key, and the (n + 1) -th resistor is between the input of the first disconnect key and the zero potential bus, the output of the first and the output of the second comparators are connected respectively to the first and second inputs of the AND gate connected the output to the output of the fundamental symmetric module, the i-th information and the first, second, third tuning inputs of which are formed respectively by the control input of the i-th disconnecting key and the inverting input of the first, non-inverting input the house of the second comparators, a non-inverting input of the operational amplifier connected by an inverting input and an output, respectively, to the input of the first disconnecting key and the combined output of the nth disconnecting key, non-inverting input of the first, inverting input of the second comparators.
На чертеже представлена схема предлагаемого фундаментального симметричного модуля.The drawing shows a diagram of the proposed fundamental symmetric module.
Фундаментальный симметричный модуль содержит размыкающие ключи 11,...,1n, резисторы 21,...,2n+1, операционный усилитель 3, компараторы 41 и 42, логический элемент И 5, причем резистор подсоединен между входом и выходом ключа 1i, а резистор 2n+1 - между входом ключа 11 и шиной нулевого потенциала, выход каждого предыдущего ключа соединен с входом последующего ключа, а выходы компараторов 41 и 42 подсоединены соответственно к первому и второму входам элемента 5, подключенного выходом к выходу фундаментального симметричного модуля, i-й информационный и первый, второй, третий настроечные входы которого образованы соответственно управляющим входом ключа 1i и инвертирующим входом компаратора 41, неинвертирующим входом компаратора 42, неинвертирующим входом усилителя 3, подсоединенного инвертирующим входом и выходом соответственно к входу ключа 11 и объединенным выходу ключа 1n, неинвертирующему входу компаратора 41, инвертирующему входу компаратора 42.The fundamental symmetric module contains disconnect switches 1 1 , ..., 1 n , resistors 2 1 , ..., 2 n + 1 , operational amplifier 3, comparators 4 1 and 4 2 , logic element I 5, and the resistor is connected between the input and output of the key 1 i , and the resistor 2 n + 1 is between the input of the key 1 1 and the zero potential bus, the output of each previous key is connected to the input of the subsequent key, and the outputs of the comparators 4 1 and 4 2 are connected respectively to the first and second input element 5 connected to the output of the output fundamental symmetric module, i-th information and the first, second, third tuning inputs of which are respectively formed by the control input of the switch 1 i and the inverting input of comparator 4 is 1, the non-inverting input comparo ora February 4, the non-inverting input of the amplifier 3 connected the inverting input and the output, respectively, to the input of the switch 1 1 and the combined output key 1 n, the noninverting input of Comparator 4 is 1, the inverting input of comparator 4 February.
Работа предлагаемого фундаментального симметричного модуля осуществляется следующим образом. На его первый,..., n-й информационные входы подаются соответственно двоичные сигналы х1,...,хn ∈{0,1}; на его первом, втором и третьем настроечных входах фиксируются соответственно необходимые управляющие сигналы (напряжения) у1, у2 и у3. Если хi=1 либо хi=0, то ключ 1i соответственно разомкнут либо замкнут. Таким образом, сигналы на выходах компараторов 41 и 42 определяются соответственно выражениямиThe work of the proposed fundamental symmetric module is as follows. Binary signals x 1 , ..., x n ∈ {0,1} are respectively supplied to its first, ..., nth information inputs; on its first, second and third tuning inputs, the necessary control signals (voltages) for 1 , 2 and 3, respectively, are fixed. If x i = 1 or x i = 0, then the key 1 i is respectively open or closed. Thus, the signals at the outputs of the comparators 4 1 and 4 2 are determined respectively by the expressions
где есть коэффициент усиления неинвентирующего усилителя, образованного операционным усилителем 3 и резисторами 21,...,2n+1, сопротивления которых есть R1,...,Rn+1 соответственно. Если r1=...=Rn+1 и уi=у3(mj+0,5), где mj ∈ {0,..., n+1}, j∈{1,2}, тоWhere there is a gain of a non-inverting amplifier formed by operational amplifier 3 and resistors 2 1 , ..., 2 n + 1 , the resistances of which are R 1 , ..., R n + 1, respectively. If r 1 = ... = R n + 1 and y i = y 3 (m j +0.5), where m j ∈ {0, ..., n + 1}, j∈ {1,2} then
Согласно (1), Z1=1 (Z2=0) при m1 <n+l (m2<n+1) только тогда, когда m1 (m2) или больше переменных из x1,..., xn равны 1, а остальные переменные равны 0. Если m1=n +1 (m2=n +1), то Z1=const 0 (Z2=const 1). Таким образом, на выходах компараторов 41 и 42 при соответствующих уровнях сигналов у1, у2 будут вычисляться значения произвольных соответственно простой и инвертированной простой симметричных булевых функций, т.е. . Поскольку сигнал на выходе предлагаемого модуля определяется выражением Z=Z1 ∧ Z2, получаем Пусть m1=m, m2=m+1 (m∈{0,..., n}), тогдаAccording to (1), Z 1 = 1 (Z 2 = 0) for m 1 <n + l (m 2 <n + 1) only when m 1 (m 2 ) or more variables from x 1 , ... , x n are equal to 1, and the remaining variables are 0. If m 1 = n +1 (m 2 = n +1), then Z 1 = const 0 (Z 2 = const 1). Thus, at the outputs of the comparators 4 1 and 4 2 with the corresponding signal levels 1 , 2, the values of arbitrary, respectively, simple and inverted simple symmetric Boolean functions will be calculated, i.e. . Since the signal at the output of the proposed module is determined by the expression Z = Z 1 ∧ Z 2 , we obtain Let m 1 = m, m 2 = m + 1 (m∈ {0, ..., n}), then
Правая часть равенства (2) совпадает с правой частью равенства приведенного на стр. 127 в книге Поспелов Д.А. Логические методы анализа и синтеза схем. М.: Энергия, 1974. Следовательно, при у1=y3{m+0,5), у2=у3(m+1,5).The right side of equality (2) coincides with the right side of equality given on page 127 in the book Pospelov D.A. Logical methods of analysis and synthesis of circuits. M .: Energy, 1974. Consequently, when y 1 = y 3 {m + 0.5), y 2 = y 3 (m + 1.5).
Вышеизложенные сведения позволяют сделать вывод, что предлагаемый фундаментальный симметричный модуль обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает вычисление фундаментальной симметричной булевой функции , где m∈{0,...,n}.The above information allows us to conclude that the proposed fundamental symmetric module has wider functionality compared to the prototype, as it provides the calculation of the fundamental symmetric Boolean function , where m∈ {0, ..., n}.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2002133014/09A RU2228539C1 (en) | 2002-12-06 | 2002-12-06 | Fundamental symmetrical module |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2002133014/09A RU2228539C1 (en) | 2002-12-06 | 2002-12-06 | Fundamental symmetrical module |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2228539C1 true RU2228539C1 (en) | 2004-05-10 |
RU2002133014A RU2002133014A (en) | 2004-06-10 |
Family
ID=32679312
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2002133014/09A RU2228539C1 (en) | 2002-12-06 | 2002-12-06 | Fundamental symmetrical module |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2228539C1 (en) |
-
2002
- 2002-12-06 RU RU2002133014/09A patent/RU2228539C1/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
RU2647639C1 (en) | Logic converter | |
RU2542895C1 (en) | Logical converter | |
RU2228539C1 (en) | Fundamental symmetrical module | |
RU2230360C1 (en) | Rank filter | |
RU2702968C1 (en) | Rank filter | |
RU2230358C1 (en) | Equality function reproducing device | |
RU2630391C1 (en) | Logic calculator | |
RU2700556C1 (en) | Logic converter | |
RU2700557C1 (en) | Logic converter | |
RU2630395C1 (en) | Ranked filter | |
RU2676886C1 (en) | Ranked filter | |
RU2620199C1 (en) | Rank filter | |
RU2192045C1 (en) | Rank filter | |
RU2117330C1 (en) | Relational positional identifier | |
RU2778678C1 (en) | Logic module | |
RU2117329C1 (en) | Relational identifier | |
RU2257612C1 (en) | Conjunction-disjunction relater with blocking | |
RU2112276C1 (en) | Relating amplitude selector | |
RU2704737C1 (en) | Logic module | |
RU2338250C1 (en) | Rank selector | |
RU2260837C1 (en) | Logical calculator | |
RU2710878C1 (en) | Logic converter | |
RU2131143C1 (en) | Multiple-state functional-logical generator | |
RU2758187C1 (en) | Logic module | |
RU2230359C1 (en) | Parity identifier |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20041207 |