RU2220471C1

RU2220471C1 - Phase-difference relay

Info

Publication number: RU2220471C1
Application number: RU2002117962/09A
Authority: RU
Inventors: В.В. Березов
Original assignee: Березов Владимир Владимирович
Priority date: 2002-07-08
Filing date: 2002-07-08
Publication date: 2003-12-27

Abstract

FIELD: electrical engineering. SUBSTANCE: relay used for adjusting generator voltage to supply mains value has four comparators, three pulse shapers, three AND gates, final element, clock generator, three registers, three delay circuits, three pulse counters, and algebraic adder. EFFECT: enlarged functional capabilities. 1 cl, 2 dwg

Description

Изобретение относится к электротехнике и может быть использовано в устройствах релейной защиты в качестве реле разности фаз сети и генератора. The invention relates to electrical engineering and can be used in relay protection devices as a relay of the phase difference of the network and the generator.

Известно устройство, содержащее последовательно соединенные генератор тактовых импульсов, двоичный счетчик, дешифратор, формирователь импульсов и исполнительный элемент, выполненный в виде транзистора [1]. A device is known that contains a series-connected clock generator, a binary counter, a decoder, a pulse shaper and an actuator made in the form of a transistor [1].

Недостатком устройства являются относительно узкие функциональные возможности, не позволяющие использовать его в качестве реле разности фаз. The disadvantage of this device is the relatively narrow functionality that does not allow its use as a phase difference relay.

Наиболее близким по технической сущности к предлагаемому является устройство, содержащее первый и второй выпрямительные блоки, выполненные в виде диодов, катод и анод которых являются, соответственно, клеммой напряжения генератора и клеммой напряжения сети, алгебраический сумматор, первый и второй входы которого соединены, соответственно, с анодом первого и с катодом второго диодов, первый и второй операционные усилители, являющиеся, соответственно, повторителем и компаратором, входы которых соединены с выходом сумматора, третий и четвертый диоды, аноды которых соединены с выходами первого и второго операционных усилителей, соответственно, умножитель, входы которого соединены с катодами третьего и четвертого диодов, первый и второй инверторы, входы которых соединены, соответственно, с катодами третьего и четвертого диодов, а также первый, второй и третий исполнительные элементы, соединенные, соответственно, с выходом умножителя и первого, и второго инверторов [2]. The closest in technical essence to the proposed one is a device containing the first and second rectifier blocks made in the form of diodes, the cathode and anode of which are, respectively, the generator voltage terminal and the network voltage terminal, an algebraic adder, the first and second inputs of which are connected, respectively, with the anode of the first and the cathode of the second diode, the first and second operational amplifiers, which are, respectively, a repeater and a comparator, the inputs of which are connected to the output of the adder, the third and fourth grated diodes, the anodes of which are connected to the outputs of the first and second operational amplifiers, respectively, a multiplier, the inputs of which are connected to the cathodes of the third and fourth diodes, the first and second inverters, the inputs of which are connected, respectively, to the cathodes of the third and fourth diodes, as well as the first, the second and third actuators connected, respectively, with the output of the multiplier of the first and second inverters [2].

Недостатком наиболее близкого технического решения являются относительно узкие функциональные возможности, поскольку оно вырабатывает сигнал примерного равенства амплитуды напряжения сети и генератора, что указывает на временной интервал возможной подстройки фазы генератора к фазе сети, но не вырабатывает сигнала допустимого (или недопустимого) рассогласования фаз генератора и сети в интервале возможной подстройки. The disadvantage of the closest technical solution is the relatively narrow functionality, since it generates a signal of approximate equality of the voltage amplitude of the network and the generator, which indicates the time interval of the possible adjustment of the phase of the generator to the phase of the network, but does not produce a signal of permissible (or unacceptable) mismatch between the phases of the generator and the network in the range of possible adjustment.

Техническим результатом изобретения является расширение функциональных возможностей. The technical result of the invention is the expansion of functionality.

Этот технический результат достигается тем, что в устройство, содержащее первый компаратор и алгебраический сумматор, введены второй компаратор, вход которого является входом для подключения напряжения генератора, первый, второй и третий элементы И, первый, второй и третий счетчики импульсов, счетные входы которых соединены с выходами первого, второго и третьего элементов И, соответственно, первый, второй и третий регистры, информационные входы которых соединены с выходами первого, второго и третьего счетчиков импульсов, соответственно, третий и четвертый компараторы, входы которых соединены с выходами первого и второго регистров, соответственно, исполнительный элемент, вход которого соединен с выходом "меньше" третьего компаратора, генератор тактовых импульсов, выход которого соединен с первыми входами первого, второго и третьего элементов И, формирователь короткого импульса по заднему фронту, выход которого соединен со вторым входом второго элемента И, первый, второй и третий элементы задержки, выходы которых соединены с входами установки в ноль первого, второго и третьего счетчиков импульсов, соответственно, первый формирователь короткого импульса по переднему фронту, вход которого соединен с входом формирователя короткого импульса по заднему фронту и с выходом первого компаратора, вход которого является входом для подключения напряжения сети, а выход первого формирователя короткого импульса по переднему фронту соединен со вторыми входами первого и третьего элементов И, с входами первого, второго и третьего элементов задержки и с входами управления записью первого, второго и третьего регистров, выход третьего регистра соединен с входом сложения алгебраического сумматора, вход вычитания которого соединен с выходом первого регистра, а также второй формирователь короткого импульса по переднему фронту, вход которого соединен с выходом второго компаратора и с третьим входом второго элемента И, а выход соединен с третьим входом первого элемента И. This technical result is achieved by the fact that a second comparator is introduced into the device containing the first comparator and algebraic adder, the input of which is an input for connecting the generator voltage, the first, second and third elements AND, the first, second and third pulse counters, the counting inputs of which are connected with the outputs of the first, second and third elements And, accordingly, the first, second and third registers, the information inputs of which are connected to the outputs of the first, second and third pulse counters, respectively, the third and fourth comparators, the inputs of which are connected to the outputs of the first and second registers, respectively, the actuator, the input of which is connected to the output "less" of the third comparator, a clock, the output of which is connected to the first inputs of the first, second and third elements And, shaper a short pulse on the trailing edge, the output of which is connected to the second input of the second element And, the first, second and third delay elements, the outputs of which are connected to the inputs of the installation to zero the first, second and tr of the pulse counters, respectively, the first driver of a short pulse on the leading edge, the input of which is connected to the input of the driver of the short pulse on the trailing edge and the output of the first comparator, the input of which is the input for connecting the mains voltage, and the output of the first driver of the short pulse on the leading edge is connected with the second inputs of the first and third elements And, with the inputs of the first, second and third delay elements and with the inputs of the recording control of the first, second and third registers, the output of the third register is connected to the addition input of the algebraic adder, the subtraction input of which is connected to the output of the first register, as well as the second short-pulse shaper along the leading edge, the input of which is connected to the output of the second comparator and to the third input of the second element And, and the output is connected to the third input first element I.

На фиг.1 представлена электрическая структурная схема реле разности фаз, на фиг.2 - временные диаграммы, поясняющие его работу. Figure 1 presents the electrical block diagram of the phase difference relay, figure 2 is a timing diagram explaining its operation.

Реле разности фаз (фиг.1) содержит первый компаратор 1, вход которого является входом для подключения напряжения сети, второй компаратор 2, вход которого является входом для подключения напряжения генератора, первый 3, второй 4 и третий 5 элементы И, первый 6, второй 7 и третий 8 счетчики импульсов, входы которых соединены с выходами первого 3, второго 4 и третьего 5 элементов И, соответственно, первый 9, второй 10 и третий 11 регистры, информационные входы которых соединены с выходами первого 6, второго 7 и третьего 8 счетчиков импульсов, соответственно, третий 12 и четвертый 13 компараторы, входы которых соединены с выходами первого 9 и второго 10 регистров, соответственно, исполнительный элемент 14, вход которого соединен с выходом "меньше" третьего компаратора 12, генератор 15 тактовых импульсов, выход которого соединен с первыми входами первого 3, второго 4 и третьего 5 элементов И, формирователь 16 короткого импульса по заднему фронту, выход которого соединен со вторым входом второго элемента И 4, первый 17, второй 18 и третий 19 элементы задержки, выходы которых соединены с входами установки в ноль первого 6, второго 7 и третьего 8 счетчиков импульсов, соответственно, первый формирователь 20 короткого импульса по переднему фронту, вход которого соединен с входом формирователя 16 короткого импульса по заднему фронту и с выходом первого компаратора 1, вход которого является входом для подключения напряжения сети, а выход соединен со вторыми входами первого 3 и третьего 5 элементов И, с входами первого 17, второго 18 и третьего 19 элементов задержки и с входами управления записью первого 9, второго 10 и третьего 11 регистров. Выход третьего регистра 11 соединен с входом сложения алгебраического сумматора 21, вход вычитания которого соединен с выходом первого регистра 9, а также второй формирователь 22 короткого импульса по переднему фронту, вход которого соединен с выходом второго компаратора 2 и с третьим входом второго элемента И 4, а выход формирователя 22 соединен с третьим входом первого элемента И 3. The phase difference relay (Fig. 1) contains a first comparator 1, the input of which is an input for connecting the mains voltage, a second comparator 2, whose input is an input for connecting the generator voltage, the first 3, second 4 and third 5 elements And, the first 6, second 7 and third 8 pulse counters, the inputs of which are connected to the outputs of the first 3, second 4 and third 5 elements And, respectively, the first 9, second 10 and third 11 registers, the information inputs of which are connected to the outputs of the first 6, second 7 and third 8 counters pulses, respectively, the third 12 and fourth 13 comparators, the inputs of which are connected to the outputs of the first 9 and second 10 registers, respectively, the actuator 14, the input of which is connected to the output "less" of the third comparator 12, the clock generator 15, the output of which is connected to the first inputs of the first 3 , the second 4 and third 5 elements And, the shaper 16 of a short pulse on the trailing edge, the output of which is connected to the second input of the second element And 4, the first 17, second 18 and third 19 delay elements, the outputs of which are connected to the inputs of the installation to zero the first 6, second 7 and third 8 pulse counters, respectively, the first driver 20 short pulse on the leading edge, the input of which is connected to the input of the driver 16 short pulse on the trailing edge and the output of the first comparator 1, the input of which is the input for connecting the mains voltage, and the output is connected to the second inputs of the first 3 and third 5 AND elements, with the inputs of the first 17, second 18 and third 19 delay elements and with the recording control inputs of the first 9, second 10 and third 11 registers. The output of the third register 11 is connected to the addition input of the algebraic adder 21, the subtraction input of which is connected to the output of the first register 9, as well as the second generator of a short pulse 22 on the leading edge, the input of which is connected to the output of the second comparator 2 and to the third input of the second element And 4, and the output of the driver 22 is connected to the third input of the first element And 3.

Формирователи 20, 22 вырабатывают импульсы по перепаду входного сигнала с уровня логического нуля на уровень логической единицы, длительность которых пропорциональна допустимому значению рассогласования фаз входных сигналов, а формирователь 16 - такой же импульс, но по перепаду с уровня логической единицы на уровень логического нуля. Исполнительный элемент 14 может быть выполнен в виде обмотки реле, которая непосредственно или через усилитель соединена с выходом третьего компаратора 12. Элементы задержки 17, 18, 19 рассчитаны на задержку, достаточную для переписи информации из соответствующих счетчиков импульсов 6, 7 и 8 в регистры 9, 10, 11 для обеспечения сохранности информации перед обнулением счетчиков после перезаписи информации. Остальные блоки устройства также являются стандартными блоками электротехники. Цепи питания блоков на чертеже опущены, как несущественные. Shapers 20, 22 generate pulses by the difference in the input signal from the logical zero level to the logical unit level, the duration of which is proportional to the permissible phase mismatch of the input signals, and the shaper 16 is the same pulse, but by the difference from the logical unit level to the logical zero level. The actuator element 14 can be made in the form of a relay coil, which is directly or through an amplifier connected to the output of the third comparator 12. The delay elements 17, 18, 19 are designed for a delay sufficient to transfer information from the corresponding pulse counters 6, 7 and 8 to the registers 9 , 10, 11 to ensure the safety of information before resetting the counters after overwriting the information. The remaining units of the device are also standard units of electrical engineering. The power circuits of the blocks in the drawing are omitted as non-essential.

На фиг.2, а представлены временные диаграммы сигналов Uс на выходе первого компаратора 1 (сигнал сети), на фиг.2, б, в, г - на выходе второго компаратора 4 (сигнал генератора Uг): фиг.2, б - вариант совпадения сигнала генератора по фазе с сигналом сети; фиг.2, в - вариант опережения по фазе; фиг. 2, г - вариант запаздывания по фазе. Заштрихованные части импульсов соответствуют длительностям импульсов, вырабатываемых формирователями 16, 20, 22. Figure 2, a shows a timing diagram of the signals Us at the output of the first comparator 1 (network signal), figure 2, b, c, d - at the output of the second comparator 4 (signal generator Ug): figure 2, b - option coincidence of the generator signal in phase with the network signal; figure 2, in - phase advancement; FIG. 2d - phase delay variant. The shaded parts of the pulses correspond to the duration of the pulses generated by the shapers 16, 20, 22.

Работает реле разности фаз следующим образом. The phase difference relay operates as follows.

При включении реле питание подается на его блоки, в том числе на генератор 15 тактовых импульсов, который формирует счетные импульсы, подаваемые на входы первого 3, второго 4 и третьего 5 элементов И. Состояние счетчиков 6, 7 и 8 при включении реле является нулевым. When the relay is turned on, power is supplied to its blocks, including a 15 clock pulse generator, which generates counting pulses supplied to the inputs of the first 3, second 4, and third 5 elements I. The state of the counters 6, 7, and 8 when the relay is turned on is zero.

Сигналы напряжений сети Uс и внешнего генератора Uг поступают на входы первого 1 и второго 2 компараторов, соответственно. На выходе первого компаратора 1 формируется сигнал логической единицы при положительной полуволне сигнала сети (фиг.2, а), а на выходе второго компаратора 2 формируется сигнал логической единицы при положительной полуволне сигнала генератора (фиг. 2, б, в, г), который может совпадать по фазе, опережать или отставать по фазе от сигнала напряжения сети. The voltage signals of the network Us and the external generator Ug are supplied to the inputs of the first 1 and second 2 comparators, respectively. The output of the first comparator 1 generates a signal of a logical unit with a positive half-wave of the network signal (Fig. 2, a), and the output of the second comparator 2 produces a signal of a logical unit with a positive half-wave of a signal of the generator (Fig. 2, b, c, d), which may coincide in phase, outstrip or lag in phase from the mains voltage signal.

По переднему фронту каждого из импульсов на выходах первого 1 и второго 2 компараторов в соответствующем первом 20 и втором 22 формирователях формируются импульсы, длительность которых пропорциональна допустимому значению рассогласования фаз входных сигналов (заштрихованные части сигналов на фиг. 2). On the leading edge of each of the pulses at the outputs of the first 1 and second 2 comparators, pulses are formed in the corresponding first 20 and second 22 shapers, the duration of which is proportional to the permissible phase mismatch value of the input signals (shaded parts of the signals in Fig. 2).

При совпадении временных положений импульсов (точном совпадении фаз напряжений сети и генератора - фиг.2, а и фиг.2, б) через первый элемент И 3 с выхода генератора 15 на счетный вход первого счетчика 6 поступает число счетных импульсов, соответствующее длительности импульсов, вырабатываемых первым 20 и вторым 22 формирователями. По импульсу, вырабатываемому первым формирователем 20, в начале следующей положительной полуволны напряжения сети содержимое первого счетчика 6 перепишется в первый регистр 9, после чего содержимое первого счетчика 6 обнулится. При совпадении фаз содержимое первого счетчика 6, переписанное в первый регистр 9, будет достаточно велико, поэтому на выходе третьего компаратора 12 будет наблюдаться уровень логического нуля и исполнительный элемент 14 не сработает. With the coincidence of the temporary positions of the pulses (the exact coincidence of the phases of the voltage of the network and the generator - Fig.2, a and Fig.2, b) through the first element And 3 from the output of the generator 15 to the counting input of the first counter 6 receives the number of counting pulses corresponding to the duration of the pulses, produced by the first 20 and second 22 shapers. According to the pulse generated by the first driver 20, at the beginning of the next positive half-wave of the mains voltage, the contents of the first counter 6 will be rewritten in the first register 9, after which the contents of the first counter 6 will be reset. When the phases coincide, the contents of the first counter 6, rewritten in the first register 9, will be quite large, therefore, at the output of the third comparator 12, a logic zero level will be observed and the actuator 14 will not work.

При сдвиге фазы напряжения генератора относительно напряжения сети, более допустимого, на выходе третьего компаратора 12 сформируется уровень логической единицы и исполнительный элемент 14 сработает. When the phase voltage of the generator is shifted relative to the mains voltage, which is more admissible, the output level of the third comparator 12 will be a logical unit level and the actuator 14 will work.

Кроме того, через третий элемент И 5 на счетный вход третьего счетчика 8 будут поступать счетные импульсы, число которых в течение периода напряжения сети соответствует полной длительности импульса, формируемого первым формирователем 20, соответствующего допустимому рассогласованию фаз. Поэтому на выходе алгебраического сумматора 21 будет сформирована величина, пропорциональная абсолютному значению временного интервала рассогласования фаз напряжений сети и генератора. In addition, through the third element And 5, the counting pulses will arrive at the counting input of the third counter 8, the number of which during the period of the mains voltage corresponds to the total duration of the pulse generated by the first driver 20 corresponding to the permissible phase mismatch. Therefore, at the output of the algebraic adder 21, a value is generated that is proportional to the absolute value of the time interval of the phase voltage mismatch between the network and the generator.

Одновременно с этим через второй элемент И 4 от генератора 15 на счетный вход второго счетчика 7 в течение периода напряжения сети поступает число импульсов, соответствующее интервалу совпадения импульса, формируемого формирователем 16 короткого импульса по заднему фронту и импульса с выхода второго компаратора 2, соответствующего положительной полуволне напряжения генератора. Интервал совпадения, отличный от нуля, будет при запаздывании фазы напряжения генератора относительно фазы напряжения сети. Поэтому при превышении малого порога, рассчитанного на действие шумов, на выходе "больше" четвертого компараторам 13 будет формироваться уровень логической единицы при запаздывании фазы напряжения генератора относительно напряжения сети, и уровень логического нуля - в противном случае. At the same time, through the second element And 4 from the generator 15, the number of pulses corresponding to the coincidence interval of the pulse generated by the short pulse shaper 16 on the trailing edge and the pulse from the output of the second comparator 2 corresponding to the positive half-wave arrives at the counting input of the second counter 7 during the network voltage period generator voltage. A non-zero coincidence interval will occur when the generator voltage phase is delayed relative to the mains voltage phase. Therefore, if a small threshold, calculated for the action of noise, is exceeded, the output will be greater than the fourth comparator 13 and the level of the logical unit will be formed when the phase of the generator voltage is delayed relative to the mains voltage, and the logic zero level will otherwise.

Таким образом, предложенное устройство обладает более широкими функциональными возможностями, поскольку оно вырабатывает не только сигнал, согласования (рассогласования) фаз напряжений генератора и сети, но и знак рассогласования и абсолютную величину рассогласования фаз. Thus, the proposed device has wider functionality, since it generates not only a signal matching (mismatching) the phases of the voltage of the generator and the network, but also a sign of the mismatch and the absolute value of the phase mismatch.

Источники информации
1. Электротехнический справочник, в 4-х томах, т.2. Электротехнические изделия и устройства. Под общей редакцией В.Г. Герасимова и др. - М.: Издательство МЭИ, 1998 г., с.390, рис.35.10.Sources of information
1. Electrical reference book, in 4 volumes, t.2. Electrical products and devices. Under the general editorship of V.G. Gerasimova et al. - Moscow: Publishing House MPEI, 1998, p. 390, Fig. 35.10.

2. Андреев В.А. Релейная защита и автоматика систем электроснабжения. - М.: Высшая школа, 1991, с.355, рис.12.16. 2. Andreev V.A. Relay protection and automation of power supply systems. - M .: Higher school, 1991, p. 355, fig. 12.16.

Claims

A phase difference relay containing a first comparator and an algebraic adder, characterized in that a second comparator is introduced, the input of which is an input for connecting the generator voltage, the first, second and third elements AND, the first, second and third pulse counters, the counting inputs of which are connected to the outputs the first, second and third elements AND, respectively, the first, second and third registers, the information inputs of which are connected to the outputs of the first, second and third pulse counters, respectively, the third and fourth com parators, the inputs of which are connected to the outputs of the first and second registers, respectively, an actuator whose input is connected to the “Less” output of the third comparator, a clock pulse generator, the output of which is connected to the first inputs of the first, second and third elements And, a short pulse shaper on the back front, the output of which is connected to the second input of the second element And, the first, second and third delay elements, the outputs of which are connected to the inputs of the installation to zero the first, second and third counters impu For example, the first driver of a short pulse on a rising edge, the input of which is connected to the input of the driver of a short pulse on a falling edge and with the output of the first comparator, the input of which is an input for connecting the mains voltage, and the output of the first driver of a short pulse on a rising edge is connected to the second inputs the first and third elements And, with the inputs of the first, second and third delay elements and with the inputs of the recording control of the first, second and third registers, the output of the third register and connected to the addition input of the algebraic adder, the subtraction input of which is connected to the output of the first register, as well as the second short-pulse shaper along the leading edge, the input of which is connected to the output of the second comparator and to the third input of the second element And, and the output is connected to the third input of the first element AND.