RU2210131C1 - Frequency difference relay - Google Patents
Frequency difference relay Download PDFInfo
- Publication number
- RU2210131C1 RU2210131C1 RU2002107680/09A RU2002107680A RU2210131C1 RU 2210131 C1 RU2210131 C1 RU 2210131C1 RU 2002107680/09 A RU2002107680/09 A RU 2002107680/09A RU 2002107680 A RU2002107680 A RU 2002107680A RU 2210131 C1 RU2210131 C1 RU 2210131C1
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- inputs
- outputs
- shift register
- Prior art date
Links
Images
Landscapes
- Control Of Eletrric Generators (AREA)
Abstract
Description
Изобретение относится к электротехнике и может быть использовано в устройствах релейной защиты в качестве реле разности частот сети и генератора. The invention relates to electrical engineering and can be used in relay protection devices as a relay of the frequency difference between the network and the generator.
Известно устройство, содержащее последовательно соединенные генератор тактовых импульсов, двоичный счетчик, дешифратор, формирователь импульсов и исполнительный элемент, выполненный в виде транзистора [1]. A device is known that contains a series-connected clock generator, a binary counter, a decoder, a pulse shaper and an actuator made in the form of a transistor [1].
Недостатком устройства являются относительно узкие функциональные возможности, не позволяющие использовать его в качестве реле разности частот. The disadvantage of this device is the relatively narrow functionality that does not allow to use it as a relay of the frequency difference.
Наиболее близким по технической сущности к предлагаемому является устройство, содержащее первый и второй выпрямительные блоки, выполненные в виде диодов, катод и анод которых являются соответственно клеммой напряжения генератора и клеммой напряжения сети, сумматор, первый и второй входы которого соединены соответственно с анодом первого и с катодом второго диодов, первый и второй операционные усилители, являющиеся соответственно повторителем и компаратором, входы которых соединены с выходом сумматора, третий и четвертый диоды, аноды которых соединены с выходами первого и второго операционных усилителей соответственно, умножитель, входы которого соединены с катодами третьего и четвертого диодов, первый и второй инверторы, входы которых соединены соответственно с катодами третьего и четвертого диодов [2]. The closest in technical essence to the proposed one is a device containing the first and second rectifier blocks made in the form of diodes, the cathode and anode of which are respectively the voltage terminal of the generator and the voltage terminal of the network, the adder, the first and second inputs of which are connected respectively to the anode of the first and the cathode of the second diodes, the first and second operational amplifiers, which are respectively the repeater and comparator, the inputs of which are connected to the output of the adder, the third and fourth diodes, anodes otorrhea connected to outputs of the first and second operational amplifiers respectively, a multiplier whose inputs are connected to the cathodes of the third and fourth diodes, a first and second inverters whose inputs are respectively connected to the cathodes of the third and fourth diodes [2].
Недостатком наиболее близкого технического решения являются относительно узкие функциональные возможности, поскольку оно вырабатывает сигнал примерного равенства амплитуды напряжений сети и генератора, что указывает на временной интервал возможной подстройки частоты генератора к частоте сети, но не вырабатывает сигнала допустимого (или недопустимого) рассогласования частот генератора и сети в интервале возможной подстройки. The disadvantage of the closest technical solution is the relatively narrow functionality, since it generates a signal of approximate equality of the amplitude of the voltage of the network and the generator, which indicates the time interval of a possible adjustment of the generator frequency to the network frequency, but does not produce a signal of permissible (or unacceptable) mismatch between the generator and network frequencies in the range of possible adjustment.
Техническим результатом изобретения является расширение функциональных возможностей. The technical result of the invention is the expansion of functionality.
Этот технический результат достигается тем, что в устройство, содержащее первый выпрямительный блок, вход которого является входом для подключения напряжения генератора, второй выпрямительный блок, вход которого является входом для подключения напряжения сети, первый алгебраический сумматор, вход вычитания и вход ссложения которого соединены с выходами соответственно первого и второго выпрямительных блоков, а также первый компаратор, вход которого соединен с выходом алгебраического сумматора, введены второй алгебраический сумматор, второй, третий, четвертый и пятый компараторы, первый и второй формирователи импульсов типа "меандр", элементы И с первого по четвертый, элемент ИЛИ, генератор тактовых импульсов, счетчик, регистр сдвига, фильтр-усреднитель и формирователь импульса по заднему фронту, при этом вход второго компаратора соединен с выходом первого алгебраического сумматора, первый и второй входы первого элемента И соединены с выходами соответственно первого и второго компараторов, а выход соединен с первым входом четвертого элемента И и с управляющим входом генератора тактовых импульсов, выход которого соединен с первыми входами второго и третьего элементов И, выходы которых соединены соответственно с первым и со вторым входами элемента ИЛИ, выход которого соединен со счетным входом счетчика, выход которого соединен с информационным входом регистра сдвига, первый и второй выходы которого соединены с входами сложения и вычитания второго алгебраического сумматора, выход которого соединен с информационным входом фильтра-усреднителя, выход которого соединен с входом пятого компаратора, выход "больше" которого соединен со вторым входом четвертого элемента И, входы первого и второго формирователей импульсов соединены с входами соответственно первого и второго выпрямительных блоков, а выходы - с входами соответственно третьего и четвертого компараторов, выходы "больше" которых соответственно соединены со вторым и третьим входами второго элемента И, а выходы "меньше" соответственно соединены со вторым и третьим входами третьего элемента И, вход формирователя импульса по заднему фронту соединен с входом второго формирователя импульсов, а выход - с входом установки в ноль счетчика и с тактовыми входами регистра сдвига и фильтра-усреднителя. This technical result is achieved by the fact that in the device containing the first rectifier unit, the input of which is an input for connecting the voltage of the generator, the second rectifier block, the input of which is an input for connecting the voltage of the network, the first algebraic adder, the subtraction input and the input of addition of which are connected to the outputs respectively, the first and second rectifier blocks, as well as the first comparator, the input of which is connected to the output of the algebraic adder, introduced the second algebraic adder, second, third, fourth and fifth comparators, first and second meander pulse shapers, first to fourth AND elements, first to fourth elements, OR element, clock generator, counter, shift register, filter averager and pulse generator along the trailing edge, while the input of the second comparator is connected to the output of the first algebraic adder, the first and second inputs of the first element And are connected to the outputs of the first and second comparators, and the output is connected to the first input of the fourth element And and to the control input a clock pulse generator, the output of which is connected to the first inputs of the second and third AND elements, the outputs of which are connected respectively to the first and second inputs of the OR element, the output of which is connected to the counting input of the counter, the output of which is connected to the information input of the shift register, the first and second outputs which is connected to the inputs of addition and subtraction of the second algebraic adder, the output of which is connected to the information input of the averaging filter, the output of which is connected to the input of the fifth comparator, the output “more” of which is connected to the second input of the fourth element And, the inputs of the first and second pulse shapers are connected to the inputs of the first and second rectifier units, respectively, and the outputs are connected to the inputs of the third and fourth comparators, respectively, the outputs “more” of which are respectively connected to the second and third the inputs of the second element And, and the outputs are "less" respectively connected to the second and third inputs of the third element And, the input of the pulse shaper on the trailing edge is connected to the input of the second shaper and pulses, and the output - to the input of a zero setting of the counter and to a clock input of the shift register and the filter averager.
Кроме того, выход формирователя импульса по заднему фронту соединен со входом установки в ноль счетчика через элемент задержки. In addition, the output of the pulse shaper on the trailing edge is connected to the input of the installation to zero counter through the delay element.
Кроме того, каждый из фильтров-усреднителей содержит регистр сдвига, информационный и тактовый входы которого являются соответственно информационным и тактовым входами фильтра-усреднителя, выходы регистра сдвига через умножитель на величину, обратно пропорциональную числу выходов регистра сдвига, соединены со входами сумматора, выход которого является выходом фильтра-усреднителя. In addition, each of the average filters contains a shift register, the information and clock inputs of which are respectively the information and clock inputs of the average filter, the outputs of the shift register through the multiplier by an amount inversely proportional to the number of outputs of the shift register are connected to the inputs of the adder, the output of which is output of averaging filter.
Кроме того, первый компаратор имеет отрицательный порог срабатывания, а второй компаратор имеет положительный порог срабатывания. In addition, the first comparator has a negative response threshold, and the second comparator has a positive response threshold.
На фиг.1 представлена электрическая структурная схема реле разности частот; на фиг.2 временные диаграммы, поясняющие его работу. Figure 1 presents the electrical block diagram of the relay of the frequency difference; figure 2 timing diagrams explaining his work.
Реле разности частот (фиг.1) содержит первый выпрямительный блок 1, вход которого является входом напряжения генератора, второй выпрямительный блок 2, вход которого является входом напряжения сети, первый алгебраический сумматор 3, вход вычитания и вход суммирования которого соединены с выходами соответственно первого 1 и второго 2 выпрямительных блоков, а также первый 4 и второй 5 компараторы, входы которых соединены с выходом первого алгебраического сумматора 3, первый элемент И 6, первый и второй входы которого соединены с выходами соответственно первого 4 и второго 5 компараторов, первый 7 и второй 8 формирователи импульсов, входы которых соединены с входами соответственно первого 1 и второго 2 выпрямительных блоков, а выходы соединены с входами соответственно третьего 9 и четвертого 10 компараторов, второй 11 и третий 12 элементы И, элемент ИЛИ 13, первый и второй входы которого соединены с выходами соответственно второго 11 и третьего 12 элементов И, счетчик 14, счетный вход которого соединен с выходом элемента ИЛИ 13, регистр сдвига 15, информационный вход которого соединен с выходом счетчика 14, второй алгебраический сумматор 16, входы сложения и вычитания которого соединены с соответствующими выходами регистра-сдвига 15, фильтр-усреднитель 17, информационный вход которого соединен с выходом второго алгебраического сумматора 16, пятый компаратор 18, вход которого соединен с выходом фильтра-усреднителя 17, четвертый элемент И 19, первый вход которого соединен с выходом первого элемента И 6, а второй вход соединен с выходом "больше" пятого компаратора 18, генератор 20 тактовых импульсов, управляющий вход которого соединен с выходом первого элемента И 6, а выход соединен с первыми входами второго 12 и третьего 13 элементов И, вторые и третьи входы второго элемента И 11 соединены с выходами "больше" третьего 9 и четвертого 10 компараторов, выходы "меньше" которых соединены со вторыми и третьими входами третьего элемента И 12, и формирователь 21 импульса по заднему фронту, вход которого соединен с входом второго формирователя 8 импульсов, а выход соединен с входом установки в ноль счетчика 14 и с тактовыми входами регистра сдвига 15 и фильтра-усреднителя 17. The frequency difference relay (Fig. 1) contains a first rectifier unit 1, the input of which is the generator voltage input, a second rectifier unit 2, whose input is the network voltage input, the first algebraic adder 3, the subtraction input and the summing input of which are connected to the outputs of the first 1, respectively and the second 2 rectifier blocks, as well as the first 4 and second 5 comparators, the inputs of which are connected to the output of the first algebraic adder 3, the first element And 6, the first and second inputs of which are connected to the outputs respectively The first 4 and second 5 comparators, the first 7 and second 8 pulse shapers, the inputs of which are connected to the inputs of the first 1 and second 2 rectifier units, respectively, and the outputs are connected to the inputs of the third 9 and fourth 10 comparators, the second 11 and third 12 elements , OR element 13, the first and second inputs of which are connected to the outputs of the second 11 and third 12 AND elements, respectively, counter 14, the counting input of which is connected to the output of the OR element 13, shift register 15, the information input of which is connected to the output 14, the second algebraic adder 16, the addition and subtraction inputs of which are connected to the corresponding outputs of the shift register 15, the filter averager 17, the information input of which is connected to the output of the second algebraic adder 16, the fifth comparator 18, the input of which is connected to the output of the filter-averager 17, the fourth element And 19, the first input of which is connected to the output of the first element And 6, and the second input is connected to the output "greater than" the fifth comparator 18, the clock generator 20, the control input of which is connected to the output ohm of the first element And 6, and the output is connected to the first inputs of the second 12 and third 13 elements And, the second and third inputs of the second element And 11 are connected to the outputs "more" of the third 9 and fourth 10 comparators, the outputs of "less" which are connected to the second and the third inputs of the third element And 12, and the pulse shaper 21 on the trailing edge, the input of which is connected to the input of the second pulse shaper 8, and the output is connected to the installation input to zero counter 14 and to the clock inputs of the shift register 15 and the average filter 17.
Формирователь 21 вырабатывает короткий импульс в конце каждого периода сигнала сети по спаду импульса с положительного уровня на отрицательный. Фильтр-усреднитель 17 содержит регистр сдвига, информационный вход и вход управления (тактовый вход) которого являются соответственно информационным и управляющим (тактовым) входом фильтра-усреднителя, а выходы регистра сдвига через умножители на величину, обратно пропорциональную числу ячеек (выходов) регистра сдвига, соединены с входами сумматора, выход которого является выходом фильтра-усреднителя. Остальные блоки устройства являются стандартными блоками электротехники. Цепи питания блоков на чертеже опущены как несущественные. Shaper 21 generates a short pulse at the end of each period of the network signal from the decay of the pulse from a positive to a negative level. The averaging filter 17 contains a shift register, the information input and the control input (clock input) of which are respectively the information and control (clock) input of the averaging filter, and the outputs of the shift register through the multipliers by an amount inversely proportional to the number of cells (outputs) of the shift register, connected to the inputs of the adder, the output of which is the output of the averaging filter. The remaining units of the device are standard units of electrical engineering. The power circuits of the blocks in the drawing are omitted as non-essential.
На фиг.2,а представлены временные диаграммы сигналов U7 на выходе формирователя 7; на фиг. 2, б - на выходе формирователя 8 U8;, на фиг.2,в - на выходе фильтра-усреднителя 17 U17; на фиг.2,г - на выходе четвертого элемента И 19. Figure 2, a shows the timing diagram of the signals U7 at the output of the shaper 7; in FIG. 2, b - at the output of the driver 8 U8;, Fig.2, c - at the output of the filter-averager 17 U17; figure 2, g - at the output of the fourth element And 19.
Работает реле разности частот следующим образом. The relay operates as a difference of frequencies as follows.
Сигналы напряжений внешнего генератора Uг и сети Uc поступают на входы первого 1 и второго 2 выпрямительных блоков соответственно. На выходе алгебраического сумматора 3 формируется разностный сигнал U3=Uг-Uc. На выходе первого компаратора 4 сигнал логической единицы формируется при условии, когда разностный сигнал больше некоторого незначительного отрицательного порога (U3>Uп-), а на выходе второго компаратора 5 - при условии, когда разностный сигнал меньше незначительного верхнего порога (U3<Uп+). Следовательно, на выходе первого элемента И 6 сигнал логической единицы формируется при условии примерного равенства амплитуд напряжений внешнего генератора и сети. The voltage signals of the external generator Ug and the network Uc are supplied to the inputs of the first 1 and second 2 rectifier blocks, respectively. At the output of the algebraic adder 3, a difference signal U3 = Uг-Uc is formed. At the output of the first comparator 4, a signal of a logical unit is generated under the condition when the difference signal is greater than some negligible negative threshold (U3> Uп-), and at the output of the second comparator 5, under the condition when the difference signal is less than a negligible upper threshold (U3 <Up +) . Therefore, at the output of the first element And 6, the signal of the logical unit is formed under the condition of the approximate equality of the voltage amplitudes of the external generator and the network.
Кроме того, на выходе первого 7 формирователя импульсов формируется сигнал типа "меандр" из напряжения генератора (фиг.2,а), а на выходе второго формирователя 8 - сигнал типа "меандр" из напряжения сети (фиг.2,б). Эти сигналы сравниваются с нулевыми уровнями в третьем 9 и четвертом 10 компараторах. В результате на выходе второго элемента И 11 формируется сигнал логической единицы при условии, когда сигналы на выходе первого 7 и второго 8 формирователей положительны, а на выходе третьего элемента И 12 формируется сигнал логической единицы при условии, когда сигналы на выходе первого 7 и второго 8 формирователей отрицательны. Элемент ИЛИ 13 объединяет сигналы с выходов второго 11 и третьего 12 элементов И. Поэтому сигналы генератора 20 тактовых импульсов, который включается при наличии сигнала логической единицы на выходе первого элемента И 6, т.е. при условии примерного равенства сигналов внешнего генератора и сети, поступают на вход счетчика 14 только при условии совпадения знаков сигналов с выходов первого 7 и второго 8 формирователей. В эти временные отрезки импульсы генератора 17 поступают на вход счетчика 14 и подсчитываются им. In addition, at the output of the first 7 pulse shaper, a meander type signal is generated from the voltage of the generator (Fig. 2, a), and at the output of the second shaper 8 a meander type signal is generated from the mains voltage (Fig. 2, b). These signals are compared with zero levels in the third 9 and fourth 10 comparators. As a result, the output of the second element And 11 generates a signal of a logical unit, provided that the signals at the output of the first 7 and second 8 shapers are positive, and the output of the third element And 12 produces a signal of a logical unit, provided that the signals at the output of the first 7 and 8 shapers are negative. The OR element 13 combines the signals from the outputs of the second 11 and third 12 elements I. Therefore, the signals of the clock generator 20, which is turned on when there is a signal of a logical unit at the output of the first element And 6, i.e. provided that the signals of the external generator and the network are approximately equal, they are fed to the input of the counter 14 only if the signs of the signals from the outputs of the first 7 and second 8 shapers coincide. In these time periods, the pulses of the generator 17 are received at the input of the counter 14 and are counted by it.
В конце каждого периода сигнала сети по спаду импульса с положительного уровня на отрицательный формирователь 21 вырабатывает короткий импульс, по которому содержимое счетчика 14 переписывается в регистр сдвига 15, содержащий две ячейки для записи двух соседних отсчетов, каждый из которых отражает величину сдвига фазы напряжений внешнего генератора и сети, а содержимое второго алгебраического сумматора 16 переписывается в регистр сдвига фильтра-усреднителя 17. После этого и содержимое счетчика 14 обнуляется. Это обеспечивается либо управлением регистров и счетчика 14 по разным фронтам короткого импульса с выхода формирователя 21 (счетчик 14 - по заднему, а регистры - по переднему фронту указанного импульса), либо установкой на входе установки в ноль счетчика 14 элемента задержки. At the end of each period of the network signal, the pulse drops from the positive level to the negative driver 21 generates a short pulse, according to which the contents of the counter 14 are written into the shift register 15, which contains two cells for recording two adjacent samples, each of which reflects the phase shift of the voltage of the external generator and network, and the contents of the second algebraic adder 16 is written into the shift register of the filter-averager 17. After that, the contents of the counter 14 are reset. This is achieved either by controlling the registers and the counter 14 on different fronts of the short pulse from the output of the shaper 21 (the counter 14 is on the trailing edge, and the registers are on the leading edge of the specified pulse), or by setting the counter 14 of the delay element to zero.
Отсчеты с выхода счетчика 14 поступают во второй алгебраический сумматор 16, в котором формируется разность (приращение или дифференциал) между двумя соседними отсчетами, пропорциональными фазовому сдвигу. Если частоты внешнего генератора и сети примерно равны, то при любом фазовом сдвиге между ними эта разность будет близка нулю. Если разность отличается от нуля, то это указывает на наличие разности частот между напряжениями внешнего генератора и сети. Модули текущих разностей (знаковый разряд в выходном сигнале второго алгебраического сумматора 16 не учитывается) усредняются в фильтре-усреднителе 17, в котором формируется абсолютное значение усредненной величины разности по нескольким периодам сигнала сети (фиг.2,в), т.е. величина, пропорциональная модулю разности частот сигнала внешнего генератора и сети. Если отличие частот значительно, то на выходе пятого компаратора 18 формируется уровень логической единицы, который объединяется с уровнем логической единицы на четвертом элементе И 19. The samples from the output of the counter 14 enter the second algebraic adder 16, which forms the difference (increment or differential) between two adjacent samples proportional to the phase shift. If the frequencies of the external generator and the network are approximately equal, then for any phase shift between them, this difference will be close to zero. If the difference is non-zero, then this indicates the presence of a frequency difference between the voltages of the external generator and the network. The modules of the current differences (the sign bit in the output signal of the second algebraic adder 16 is not taken into account) are averaged in the averaging filter 17, in which the absolute value of the averaged difference over several periods of the network signal is generated (Fig. 2, c), i.e. a value proportional to the modulus of the frequency difference of the signal of the external generator and the network. If the frequency difference is significant, then at the output of the fifth comparator 18, the level of the logical unit is formed, which is combined with the level of the logical unit on the fourth element And 19.
Таким образом, предложенное устройство обладает более широкими функциональными возможностями, поскольку оно вырабатывает и сигнал примерного равенства амплитуды напряжений сети и генератора, что указывает на временной интервал возможной подстройки частоты генератора к частоте сети, и сигнала допустимого (или недопустимого) рассогласования частот генератора и сети в интервале возможной подстройки. Thus, the proposed device has wider functional capabilities, since it generates a signal of approximate equality of the amplitude of the voltage of the network and the generator, which indicates the time interval of the possible adjustment of the generator frequency to the network frequency, and the signal of permissible (or unacceptable) mismatch between the generator and network frequencies interval of possible adjustment.
Источники информации, принятые во внимание
1. Электротехнический справочник, в 4-х томах, т.2. Электротехнические изделия и устройства. Под общей редакцией В.Г. Герасимова и др. - М.: Издательство МЭИ, 1998г., с. 390, рис. 35.10.Sources of information taken into account
1. Electrical reference book, in 4 volumes, t.2. Electrical products and devices. Under the general editorship of V.G. Gerasimova et al. - M.: Publishing House MPEI, 1998, p. 390, fig. 35.10.
2. Андреев В.А. Релейная защита и автоматика систем электроснабжения. - М.: Высшая школа, 1991, с. 355, рис. 12.16. 2. Andreev V.A. Relay protection and automation of power supply systems. - M.: Higher School, 1991, p. 355, fig. 12.16.
Claims (4)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2002107680/09A RU2210131C1 (en) | 2002-03-27 | 2002-03-27 | Frequency difference relay |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2002107680/09A RU2210131C1 (en) | 2002-03-27 | 2002-03-27 | Frequency difference relay |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| RU2210131C1 true RU2210131C1 (en) | 2003-08-10 |
Family
ID=29246516
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2002107680/09A RU2210131C1 (en) | 2002-03-27 | 2002-03-27 | Frequency difference relay |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2210131C1 (en) |
-
2002
- 2002-03-27 RU RU2002107680/09A patent/RU2210131C1/en not_active IP Right Cessation
Non-Patent Citations (1)
| Title |
|---|
| АНДРЕЕВ В.А. Релейная защита и автоматика систем электроснабжения. - М.: Высшая школа, 1991, с.355. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4881027A (en) | Circuit arrangement comprising input circuits to find a power output sum for application in multi-phase electricity meters | |
| RU2210131C1 (en) | Frequency difference relay | |
| RU2213388C1 (en) | Phase-difference relay | |
| RU2484547C1 (en) | Phase difference relay | |
| RU2241273C1 (en) | Phase-difference relay | |
| RU2240620C1 (en) | Phase difference relay | |
| RU2222087C1 (en) | Differential-phase relay | |
| RU2220468C1 (en) | Phase-difference relay | |
| RU2222085C1 (en) | Phase mismatch speed relay | |
| RU2240621C1 (en) | Phase difference relay | |
| RU2208282C1 (en) | Rate-of-phase-error relay | |
| RU2220471C1 (en) | Phase-difference relay | |
| RU2210130C1 (en) | Voltage difference relay | |
| RU2231156C1 (en) | Differential-phase relay | |
| RU2208868C1 (en) | Difference-frequency relay | |
| RU2216812C1 (en) | Frequency difference relay | |
| RU2208869C1 (en) | Difference-frequency relay | |
| RU2241274C1 (en) | Phase-difference relay | |
| RU2222086C1 (en) | Differential-frequency relay | |
| RU2224322C1 (en) | Resistance relay | |
| RU2224323C1 (en) | Phase-differential relay | |
| RU2208866C1 (en) | Difference-frequency relay | |
| SU1160547A1 (en) | Digital signal generator | |
| RU2244975C1 (en) | Phase difference relay | |
| RU2228559C1 (en) | Frequency difference relay |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PC4A | Invention patent assignment |
Effective date: 20051003 |
|
| PC4A | Invention patent assignment |
Effective date: 20091026 |
|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20120328 |