RU2214039C2 - Facility modeling signals of complex form based on kajdan function - Google Patents
Facility modeling signals of complex form based on kajdan function Download PDFInfo
- Publication number
- RU2214039C2 RU2214039C2 RU2001122328/09A RU2001122328A RU2214039C2 RU 2214039 C2 RU2214039 C2 RU 2214039C2 RU 2001122328/09 A RU2001122328/09 A RU 2001122328/09A RU 2001122328 A RU2001122328 A RU 2001122328A RU 2214039 C2 RU2214039 C2 RU 2214039C2
- Authority
- RU
- Russia
- Prior art keywords
- input
- output
- adder
- operational amplifier
- inputs
- Prior art date
Links
Images
Landscapes
- Control Of Amplification And Gain Control (AREA)
- Amplifiers (AREA)
Abstract
Description
Изобретение относится к области вычислительной техники и может использоваться в средствах связи, аудио-, видео- и информационно-измерительной техники для моделирования периодических изменений напряжения сложной формы. The invention relates to the field of computer technology and can be used in communications, audio, video and information-measuring equipment for modeling periodic changes in voltage of complex shape.
Известно устройство для считывания графической информации [1], содержащее блоки фотоэлектрического преобразования, каждый из которых подключен к выходу соответствующего генератора пилообразного напряжения, блок усиления, блоки фотометров, согласующие элементы, элементы И и ИЛИ, блок задержки, триггеры, переключатели. A device for reading graphic information [1], containing photoelectric conversion units, each of which is connected to the output of the corresponding sawtooth voltage generator, amplification unit, photometer units, matching elements, AND and OR elements, delay unit, triggers, switches.
Недостатком аналога является низкая точность. The disadvantage of the analogue is the low accuracy.
К аналогам предлагаемого технического решения также относится устройство для ввода графической информации [2] , содержащее электронно-оптические блоки, соединенные с фотоэлектрическим преобразователем, генераторы пилообразного напряжения, подключенные к электронно-оптическим блокам, блоки усиления и управляющий блок. Analogues of the proposed technical solution also include a device for inputting graphic information [2], which contains electron-optical blocks connected to a photoelectric converter, sawtooth voltage generators connected to electron-optical blocks, amplification blocks, and a control block.
Недостатком этого аналога является сложность. The disadvantage of this analogue is the complexity.
Наиболее близким техническим решением к предлагаемому является устройство для моделирования изменения мощности нагрузки электроприемников [3], содержащее генераторы прямоугольных импульсов, распределители уровней, триггер, элемент И, сумматоры, выполненные не операционных усилителях со входными резисторами и резисторами обратной связи. The closest technical solution to the proposed one is a device for modeling changes in the load power of electrical receivers [3], containing rectangular pulse generators, level distributors, a trigger, an element And, adders made not operational amplifiers with input resistors and feedback resistors.
Недостатками прототипа являются сложность и, как следствие, низкая надежность устройства. The disadvantages of the prototype are the complexity and, as a consequence, the low reliability of the device.
Решаемая изобретением техническая задача - повышение надежности устройства за счет упрощения его схемы. The technical problem solved by the invention is to increase the reliability of the device by simplifying its circuit.
Указанная техническая задача решается благодаря тому, что в устройство для моделирования изменения мощности нагрузки электроприемников, содержащее генератор прямоугольных импульсов и N-входовой (где N -число ортогональных составляющих генерируемого спектра функций Каждана) сумматор, выход которого соединен с выходным зажимом устройства, дополнительно введены счетчик, N-1 регистров, 2N-2 переключателей и источник опорного напряжения, выход которого соединен с первым входом сумматора, выход генератора прямоугольных импульсов соединен с объединенными входами управления сдвигом регистров и тактовым входом счетчика, каждый i-тый (при i = 2...N) выход которого соединен с информационным входом i-того регистра, k=2i выходов которого через i-тую группу переключателей соединены с i-тым входом сумматора; в первом варианте реализации N-входовой сумматор содержит операционный усилитель, выход которого является выходом сумматора и через резистор обратной связи соединен с инвертирующим входом операционного усилителя, который через первый дополнительный резистор соединен с шиной нулевого потенциала, которая через второй дополнительный резистор соединена с неинвертирующим входом операционного усилителя, который через группу входных резисторов подключен ко входам сумматора; во втором варианте реализации N-входовой сумматор содержит первый операционный усилитель, выход которого через первый резистор обратной связи соединен с инвертирующим входом первого операционного усилителя, который через группу входных резисторов подключен ко входам сумматора, выход первого операционного усилителя через дополнительный входной резистор соединен с инвертирующим входом второго операционного усилителя, который через второй резистор обратной связи соединен с выходом второго операционного усилителя, который является выходом сумматора, неинвертирующие входы первого и второго операционных усилителей соединены с шиной нулевого потенциала.This technical problem is solved due to the fact that the adder, the output of which is connected to the output terminal of the device, additionally introduces a counter into the device for simulating changes in the load power of electric receivers, containing a rectangular pulse generator and an N-input (where N is the number of orthogonal components of the generated spectrum of each function) , N-1 registers 2 N -2 switches and a reference voltage source, an output connected to a first input of an adder, the rectangular pulse generator output is connected to bedinennymi control input shift register and the clock input of the counter, each i-th (with i = 2 ... N) whose output is connected to an information input of the i-register, k = 2 i outputs which through i-fifth group of switches are connected to the i -th input of the adder; in the first embodiment, the N-input adder contains an operational amplifier, the output of which is the output of the adder and is connected through a feedback resistor to the inverting input of the operational amplifier, which through the first additional resistor is connected to a bus of zero potential, which through the second additional resistor is connected to a non-inverting input of the operating an amplifier that is connected to the inputs of the adder through a group of input resistors; in the second embodiment, the N-input adder contains a first operational amplifier, the output of which through the first feedback resistor is connected to the inverting input of the first operational amplifier, which is connected to the inputs of the adder through a group of input resistors, the output of the first operational amplifier is connected to the inverting input through an additional input resistor the second operational amplifier, which is connected through the second feedback resistor to the output of the second operational amplifier, which is stroke adder, non-inverting inputs of the first and second operational amplifiers are connected to zero potential bus.
Существенными отличиями предлагаемого устройства являются введение счетчика, регистров, переключателей и источника опорного напряжения, а также новая организация связей между элементами устройства. Совокупность элементов и связей между ними обеспечивает достижение положительного эффекта - повышение надежности устройства за счет упрощения его схемы. Significant differences of the proposed device are the introduction of a counter, registers, switches and a voltage reference source, as well as a new organization of relations between the elements of the device. The combination of elements and the relationships between them ensures the achievement of a positive effect - improving the reliability of the device by simplifying its circuit.
На фиг.1 представлена схема устройства, на фиг.2 и 3 предложены варианты реализации схемы сумматора. Figure 1 presents a diagram of the device, figure 2 and 3 are proposed options for implementing the adder circuit.
Устройство (фиг. 1) содержит генератор 1 прямоугольных импульсов (ГПИ), выход которого соединен с тактовым входом счетчика 2 и входами управления сдвигом регистров 3-5, сумматор 6, источник 7 опорного напряжения (ИОН), выход которого соединен с первым входом сумматора 6, выходы счетчика 2 соединены с информационными входами соответствующих регистров 3-5, выходы которых через переключатели 8-15 соединены с соответствующими входами сумматора 6, выход которого соединен с выходным зажимом 16 устройства, причем каждый i-тый (при i= 2. ..N), например, выход второго разряда счетчика 2 соединен с информационным входом i-того регистра 4, k=2i выходов которого через i-тую группу переключателей 10-13 соединены с i-тым входом сумматора 6.The device (Fig. 1) contains a rectangular pulse generator (GUI) 1, the output of which is connected to the clock input of the counter 2 and the inputs of the shift control registers 3-5, adder 6, a reference voltage source (ION) 7, the output of which is connected to the first input of the adder 6, the outputs of the counter 2 are connected to the information inputs of the corresponding registers 3-5, the outputs of which are connected via switches 8-15 to the corresponding inputs of the adder 6, the output of which is connected to the output terminal 16 of the device, each i-th one (for i = 2.. .N), e.g. output sec. of the second discharge of counter 2 is connected to the information input of the i-th register 4, k = 2 i of the outputs of which through the i-th group of switches 10-13 are connected to the i-th input of the adder 6.
В первом варианте реализации N-входовой сумматор 6 (фиг.2) содержит операционный усилитель (ОУ) 17, выход которого является выходом сумматора 6 и через резистор 18 обратной связи соединен с инвертирующим входом ОУ 17, который через первый дополнительный резистор 19 соединен с шиной нулевого потенциала, которая через второй дополнительный резистор 20 соединена с неинвертирующим входом ОУ 17, который через группу входных резисторов 21-22 подключен ко входам сумматора 6. In the first embodiment, the N-input adder 6 (FIG. 2) contains an operational amplifier (op-amp) 17, the output of which is the output of the adder 6 and is connected through an
Во втором варианте реализации N-входовой сумматор 6 (фиг.3) содержит первый ОУ 23, выход которого через первый резистор 24 обратной связи соединен с инвертирующим входом первого ОУ 23, который через группу входных резисторов 25-26 подключен ко входам сумматора 6, выход первого ОУ 23 через дополнительный входной резистор 27 соединен с инвертирующим входом второго ОУ 28, который через второй резистор 29 обратной связи соединен с выходом второго ОУ 28, который является выходом сумматора 6, неинвертирующие входы первого ОУ 23 и второго ОУ 28 соединены с шиной нулевого потенциала. In the second embodiment, the N-input adder 6 (Fig. 3) contains a first op-
При подготовке устройства к работе выбирается частота ГПИ 1, изменяя которую, можно варьировать масштаб по времени воспроизводимого сигнала. When preparing the device for operation, the frequency of the GUI 1 is selected, changing which, you can vary the time scale of the reproduced signal.
Спектр функций Каждана является производным от спектра функций Радемахера, из которого он получается путем единичных сдвигов базисных составляющих спектра на угол, кратный T/2N (где N - число ортогональных составляющих генерируемого спектра; Т - период моделируемого сигнала). The range of Kazhdan functions is derived from the spectrum of Rademacher functions, from which it is obtained by unit shifts of the basic components of the spectrum by an angle multiple of T / 2N (where N is the number of orthogonal components of the generated spectrum; T is the period of the modeled signal).
Устройство работает следующим образом. The device operates as follows.
Импульсы ГПИ 1 поступают на тактовый вход счетчика 2 и входы управления сдвигом регистров 3-5. По заднему фронту импульсов ГПИ 1 счетчик 2 срабатывает и его содержимое монотонно нарастает. Выходы двоичных разрядов счетчика 2 соединены с информационными входами соответствующих регистров 3-5: разряд "1" выхода счетчика 2 соединен с информационным входом регистра 3, разряд "2" - с входом регистра 4 и т.д. По переднему фронту импульсов ГПИ 1 содержимое разрядов "1", "2", "4" выхода счетчика 2 вписывается в младший разряд соответствующего регистра 3-5, а также осуществляется сдвиг содержимого младших разрядов регистров 3-5 в сторону старших разрядов. GPI pulses 1 arrive at the clock input of the counter 2 and the inputs of the shift control registers 3-5. On the trailing edge of the GUI pulses 1, the counter 2 is triggered and its content is monotonously increasing. The outputs of the binary bits of the counter 2 are connected to the information inputs of the corresponding registers 3-5: bit "1" of the output of the counter 2 is connected to the information input of the register 3, bit "2" - with the input of the register 4, etc. On the leading edge of the GUI pulses 1, the contents of the bits "1", "2", "4" of the output of the counter 2 fit into the least significant bit of the corresponding register 3-5, and the contents of the lower bits of the registers 3-5 are shifted towards the higher bits.
На выходе младшего разряда (МР) счетчика 2 формируется N-ная составляющая спектра, на выходе старшего разряда (СР) - вторая составляющая спектра и т.д. At the output of the least significant bit (MR) of the counter 2, the N-th component of the spectrum is formed, at the output of the highest bit (SR) - the second component of the spectrum, etc.
Сигналы прямоугольной формы с выходов регистров 3-5 через включенные переключатели 8-15 поступают на входы N-входового сумматора 6, имеющие различные коэффициенты усиления. The square-wave signals from the outputs of registers 3-5 through the included switches 8-15 are fed to the inputs of the N-input adder 6 having different amplification factors.
В каждой из групп переключателей 8-9, 10-13, 14-15 включается только один переключатель. Если в первой группе включен переключатель 8, то N-ная ортогональная составляющая, имеющая максимальную частоту (равную 0,5 частоты ГПИ 1), пропускается с выхода регистра 3 на вход сумматора 6 без сдвига; если включен переключатель 9 - то в противофазе. Если во второй группе включен переключатель 10, то (N-1)-я ортогональная составляющая, частота которой равна 0,25 частоты ГПИ 1, пропускается с выхода регистра 4 на вход сумматора 6 без сдвига; если включен переключатель 11, то сдвиг составит 1/4 периода (N-1)-й ортогональной составляющей; если включен переключатель 12, то сдвиг составит 1/2 периода (N-1)-й ортогональной составляющей; если включен переключатель 13, то сдвиг составит 3/4 периода (N-1)-й ортогональной составляющей и т.д. In each of the groups of switches 8-9, 10-13, 14-15, only one switch is turned on. If switch 8 is turned on in the first group, then the N-th orthogonal component, having a maximum frequency (equal to 0.5 of the frequency of GUI 1), is passed from the output of register 3 to the input of adder 6 without a shift; if switch 9 is on, it is in antiphase. If switch 10 is turned on in the second group, then the (N-1) -th orthogonal component, whose frequency is 0.25 of the frequency of GUI 1, is passed from the output of register 4 to the input of adder 6 without a shift; if switch 11 is on, then the shift will be 1/4 of the period of the (N-1) th orthogonal component; if switch 12 is turned on, the shift will be 1/2 of the period of the (N-1) th orthogonal component; if switch 13 is turned on, then the shift will be 3/4 of the period of the (N-1) th orthogonal component, etc.
На выходе сумматора 6 формируется сложный ступенчатый сигнал. Изменяя коэффициенты усиления по различным входам сумматора 6, можно получать на выходе устройства различные ступенчатые сигналы сложной формы. At the output of the adder 6, a complex step signal is generated. By changing the gain at various inputs of the adder 6, it is possible to obtain various step signals of complex shape at the output of the device.
Преимуществом предлагаемого технического решения по сравнению с известными является повышение надежности устройства за счет упрощения его схемы. Устройство реализуется на широко распространенных микросхемах среднего уровня интеграции. The advantage of the proposed technical solution in comparison with the known is to increase the reliability of the device by simplifying its circuit. The device is implemented on widely distributed mid-level integrated circuits.
Источники информации
1. Патент США N 2159743, кл. 235-198, 1964.Sources of information
1. US patent N 2159743, cl. 235-198, 1964.
2. Патент Японии N 48-14129, кл. 97(7) В 62, 1973. 2. Japan Patent N 48-14129, cl. 97 (7) B 62, 1973.
3. Авторское свидетельство СССР N 903911, кл. G 06 G 7/62, 1982 (прототип). 3. Copyright certificate of the USSR N 903911, cl. G 06 G 7/62, 1982 (prototype).
Claims (3)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2001122328/09A RU2214039C2 (en) | 2001-08-08 | 2001-08-08 | Facility modeling signals of complex form based on kajdan function |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2001122328/09A RU2214039C2 (en) | 2001-08-08 | 2001-08-08 | Facility modeling signals of complex form based on kajdan function |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2001122328A RU2001122328A (en) | 2003-07-10 |
RU2214039C2 true RU2214039C2 (en) | 2003-10-10 |
Family
ID=31988318
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2001122328/09A RU2214039C2 (en) | 2001-08-08 | 2001-08-08 | Facility modeling signals of complex form based on kajdan function |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2214039C2 (en) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2800493C1 (en) * | 2022-11-18 | 2023-07-21 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский авиационный институт (национальный исследовательский университет)" | Method for synthesizing a signal spline and a synthesizer for its implementation using a bessel interpolator |
-
2001
- 2001-08-08 RU RU2001122328/09A patent/RU2214039C2/en not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
RU2800493C1 (en) * | 2022-11-18 | 2023-07-21 | Федеральное государственное бюджетное образовательное учреждение высшего образования "Московский авиационный институт (национальный исследовательский университет)" | Method for synthesizing a signal spline and a synthesizer for its implementation using a bessel interpolator |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR20180094769A (en) | Method and apparatus for clock frequency multiplier | |
GB2341501A (en) | A high speed test waveform generator using delay elements, and a self-testing semiconductor device incorporating the generator | |
KR950012379B1 (en) | Serial bit digital signal processing circuity | |
Sharma et al. | Design and implementation of a re-configurable versatile direct digital synthesis-based pulse generator | |
RU2214039C2 (en) | Facility modeling signals of complex form based on kajdan function | |
RU2186456C1 (en) | Device for simulating arbitrary-shape signals | |
KR100296208B1 (en) | Circuit device for delaying the function signal | |
US20020184274A1 (en) | Sinusoid synthesis | |
EP0494536B1 (en) | Multiplying apparatus | |
RU2316815C1 (en) | Impulse-current based imitator of nuclear reactor kinetics | |
JPH0288985A (en) | False signal generator | |
White et al. | Precise differential-phase generator | |
KR19980028843A (en) | Digital / Pulse Width Modulation (PWM) Signal Converters | |
SU280532A1 (en) | GENERATOR OF SOUND-LIKE SIGNALS | |
SU1309055A1 (en) | Device for simulating short-circuit signal | |
RU2213995C2 (en) | Generator of full spectrum of discrete-shift orthogonal kazhdan functions (alternatives) | |
Cook | Digital clock phase shifter without a phase locked loop | |
RU2060586C1 (en) | Voltage-to-time-space changer | |
RU2213996C2 (en) | Universal piecewise constant function generator (alternatives) | |
KR0139430B1 (en) | Sinusoidal wave generating circuit using the d flip flop | |
RU2019908C1 (en) | Complicated form signal generator | |
SU842802A1 (en) | Device for reproducing quadratic functions | |
SU1241409A1 (en) | Two-phase harmonic signal generator | |
CN112928991A (en) | Multiphase integrated digital sine wave generator and integrated circuit | |
JPH0222567A (en) | Duty detecting device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
QB4A | Licence on use of patent |
Effective date: 20070315 |
|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20090809 |