RU2210838C2 - Structure of bipolar transistor incorporated in bipolar cmos integrated circuits - Google Patents
Structure of bipolar transistor incorporated in bipolar cmos integrated circuits Download PDFInfo
- Publication number
- RU2210838C2 RU2210838C2 RU2001118730/28A RU2001118730A RU2210838C2 RU 2210838 C2 RU2210838 C2 RU 2210838C2 RU 2001118730/28 A RU2001118730/28 A RU 2001118730/28A RU 2001118730 A RU2001118730 A RU 2001118730A RU 2210838 C2 RU2210838 C2 RU 2210838C2
- Authority
- RU
- Russia
- Prior art keywords
- collector
- base
- region
- base region
- bipolar
- Prior art date
Links
Images
Landscapes
- Bipolar Transistors (AREA)
Abstract
Description
Областью применения изобретения является микроэлектроника, а именно БиКМОП приборы, у которых на одном кристалле формируются биполярные и полевые транзисторы, существенно расширяющие функциональные возможности и эффективность цифровых и аналоговых схем. The scope of the invention is microelectronics, namely BiKMOS devices in which bipolar and field-effect transistors are formed on a single crystal, which significantly expand the functionality and efficiency of digital and analog circuits.
Однако БиКМОП структуры традиционно требуют использования эпитаксиальных и скрытых слоев в структуре биполярных транзисторов, что существенно усложняет процесс изготовления БиКМОП [1] в сравнении с более простыми КМОП структурами. However, Bi-CMOS structures traditionally require the use of epitaxial and hidden layers in the structure of bipolar transistors, which significantly complicates the manufacturing process of Bi-CMOS [1] in comparison with simpler CMOS structures.
В последнее время появились сообщения о создании БиКМОП ИС с биполярным транзистором, имеющим структуру 3Д (трех диффузий), без использования дорогостоящих эпитаксиальных и скрытых слоев, в которых сопротивление коллектора снижается до "нормального" уровня с помощью новых простых приемов, например в результате формирования профиля с "обратным градиентом" [2], когда с помощью глубокой высокоэнергетической имплантации примесь "утапливается" под область базы, создавая под базой область высокой концентрации, играющую роль "скрытого слоя". Recently, there have been reports of the creation of a bi-CMOS IC with a bipolar transistor having a 3D structure (three diffusions), without the use of expensive epitaxial and hidden layers, in which the collector resistance is reduced to a "normal" level using new simple techniques, for example, as a result of profile formation with an “inverse gradient” [2], when with the help of deep high-energy implantation the impurity is “recessed” under the base region, creating a region of high concentration under the base that plays the role of a “hidden layer”.
Структуры, подобные [2], не получили широкого использования в ИС из-за высокого уровня дефектов в транзисторах при имплантации примеси на большую глубину с помощью высоких энергий. Structures like [2] were not widely used in ICs due to the high level of defects in transistors during implantation of an impurity to a greater depth using high energies.
Наиболее близким к изобретению является структура биполярного транзистора [3] , включающая область коллектора, области базы и эмиттера, контакты к областям коллектора, базы и эмитера, полевой окисел вокруг области базы транзистора и между областями базы и контакта к коллектору, высоколегированную область одного с областью коллектора типа проводимости, расположенную под полевым окислом, окружающим область базы с трех сторон, кроме четвертой стороны, где располагается контакт к области базы, высоколегированную область в базе одного с базой типа проводимости вокруг области эмиттера. Closest to the invention is the structure of the bipolar transistor [3], including the collector region, the base and emitter regions, contacts to the collector, base and emitter regions, field oxide around the base region of the transistor and between the regions of the base and the collector contact, highly doped region with the region a collector of the conductivity type located under the field oxide surrounding the base region on three sides, except for the fourth side, where the contact to the base region is located, a highly alloyed region in the base of one of the base conductivity type around the emitter region.
На фиг. 1 приведена структура биполярного транзистора с "классической" конструкцией с эпитаксией и "скрытыми" слоями, а на фиг.2 приведена структура прототипа, в которой функцию эпитаксии и "скрытых" слоев выполняет высоколегированная область под полевым диэлектриком между эмиттером и контактом к коллектору - являющаяся "шунтом". In FIG. 1 shows the structure of a bipolar transistor with a “classical” design with epitaxy and “hidden” layers, and FIG. 2 shows the structure of the prototype in which the highly doped region under the field dielectric between the emitter and the collector contact performs the function of epitaxy and “hidden” layers - which by shunt.
Анализ технического решения, заявленного в прототипе [3], показывает, что оно не полностью обеспечивает получение высоких параметров транзистора, соответствующих "классической биполярной структуре", используемой в современных высококачественных СБИС. An analysis of the technical solution stated in the prototype [3] shows that it does not fully provide high transistor parameters corresponding to the "classical bipolar structure" used in modern high-quality VLSI.
Недостатками структуры биполярного транзистора с конструкцией прототипа является повышенное сопротивление коллектора по сравнению с "классической" структурой со скрытыми слоями", приводящее к потерям мощности и к задержке распространения сигнала в высокочастотных ИС. The disadvantages of the structure of the bipolar transistor with the design of the prototype is the increased collector resistance compared to the "classical" structure with hidden layers, leading to power losses and to a delay in the propagation of the signal in high-frequency ICs.
Это обусловлено тем, что в "классическом" современном транзисторе сопротивление коллектора определяется тонким эпитаксиальным слоем между базой и "скрытым" слоем, достаточно хорошо контролируемым технологией в несколько десятых микрона, и составляет ~ 50-100 Ом в зависимости от удельного сопротивления эпитаксиального слоя и размера эмиттера. This is due to the fact that in a "classic" modern transistor, the collector resistance is determined by a thin epitaxial layer between the base and the "hidden" layer, which is rather well controlled by a few tenths of a micron technology, and is ~ 50-100 Ohm depending on the specific resistance of the epitaxial layer and size emitter.
В то же время в транзисторе с "шунтом" сопротивление коллектора определяется горизонтальным участком коллектора под базой: "протяженностью" от эмиттера до "шунта" под полевым окислом, составляющей ~ 1,0-1,5 мкм, т.е. примерно в три раза больше, чем в "классическом" транзисторе. At the same time, in a transistor with a “shunt”, the collector resistance is determined by the horizontal section of the collector under the base: the “length” from the emitter to the “shunt” under the field oxide of ~ 1.0-1.5 μm, i.e. about three times more than in the "classic" transistor.
В техническом решении, используемом в прототипе, сопротивление коллектора может эффективно уменьшаться в количество раз, равное числу сторон базы, охватываемых шунтом. В прототипе шунт охватывает базу максимально с трех сторон, четвертая сторона базы занята контактом к базе. In the technical solution used in the prototype, the collector resistance can be effectively reduced by a number of times equal to the number of sides of the base covered by the shunt. In the prototype, the shunt covers the base with a maximum of three sides, the fourth side of the base is occupied by the contact to the base.
Кроме того, диффузионный коллектор в прототипе в отличие от эпитаксиального коллектора "классического" транзистора характеризуется "обеднением" диффузионной примеси в коллекторе под базой, изменяющейся по Гауссу от ~ 1016 см-3 (типичное значение для классического транзистора) до ~ 1015 см-3, в результате чего среднее удельное сопротивление коллектора под базой в несколько раз выше, чем в классическом транзисторе с эпитаксиальным слоем.In addition, the diffusion collector in the prototype, in contrast to the epitaxial collector of the "classical" transistor, is characterized by the "depletion" of the diffusion impurity in the collector under the base, which varies in Gaussian from ~ 10 16 cm -3 (typical value for a classical transistor) to ~ 10 15 cm - 3 , as a result of which the average resistivity of the collector under the base is several times higher than in a classical transistor with an epitaxial layer.
Частично в прототипе приняты меры по повышению концентрации примеси в коллекторе под базой - в результате боковой диффузии примеси из высоколегированной области шунта (фиг.2). Однако при этом легируются только участки коллектора около шунта, участок коллектора вблизи активной базы и непосредственно под активной базой остается без подлегирования, поскольку проводить диффузию примеси из шунта вплоть до активной базы с требуемой концентрацией (~ 1016 см-3) невозможно, это привело бы, с учетом диффузионного характера распределения примеси из шунта, к недопустимо большому увеличению примеси в коллекторе под пассивной базой вблизи шунта и под эмиттером, в результате, к недопустимо низким значениям пробивных напряжений и высокой паразитной емкости перехода база - коллектор и низким значениям коэффициента усиления транзистора.Partially in the prototype, measures were taken to increase the concentration of impurities in the collector under the base as a result of lateral diffusion of the impurities from the high-alloyed region of the shunt (figure 2). However, in this case only sections of the collector near the shunt are doped, the section of the collector near the active base and immediately below the active base remains without matching, since it is impossible to diffuse impurities from the shunt up to the active base with the required concentration (~ 10 16 cm -3 ), this would lead to , taking into account the diffusion nature of the distribution of impurities from the shunt, to an unacceptably large increase in impurities in the collector under the passive base near the shunt and under the emitter, as a result, to unacceptably low values of breakdown voltage s and high junction capacitance of the parasitic base - collector of the transistor and low gain values.
Таким образом, техническое решение, используемое в прототипе, только частично устраняет указанный недостаток (высокое сопротивление коллектора), так как "шунт" охватывает эмиттер с 3 сторон, в то время как с четвертой стороны размещен контакт к базе, занимающий до 40% периметра эмиттера, не участвующего в снижении сопротивления коллектора, а область коллектора вблизи и непосредственно под активной базой транзистора остается обедненной. Thus, the technical solution used in the prototype only partially eliminates the indicated drawback (high collector resistance), since the “shunt” covers the emitter from 3 sides, while the contact to the base is located on the fourth side, occupying up to 40% of the emitter perimeter , not involved in reducing the collector resistance, and the collector area near and directly below the active base of the transistor remains depleted.
Задачей, на решение которой направлено изобретение, является достижение технического результата, заключающегося в снижении сопротивления коллектора за счет введения новой структуры биполярного транзистора с шунтом, охватывающим эмиттер с 4 сторон, и использования высоколегированной области, "встроенной" в коллектор непосредственно под активной базой, позволяющей фактически устранить обеднение в области коллектора под всем участком базы и получать значения сопротивления коллектор не выше, чем в "классическом" транзисторе, что обеспечивает возможность получения низких задержек прохождения сигнала и высокого быстродействия ИС. The problem to which the invention is directed, is to achieve a technical result, which consists in reducing the collector resistance by introducing a new structure of a bipolar transistor with a shunt covering the emitter from 4 sides, and using a highly alloyed region "built-in" into the collector directly under the active base, allowing virtually eliminate the depletion in the collector area under the entire base section and get the collector resistance values no higher than in the "classical" transistor, which ensures the possibility of obtaining low latency signal path and high speed ICs.
Для достижения названного технического результата в структуре биполярного транзистора в составе БиКМОП ИС, включающей области коллектора, области базы и эмиттера, контакты к областям коллектора, базы и эмиттера, изолирующий полевой окисел вокруг области базы транзистора и между областями базы и контакта к коллектору, высоколегированную область одного с областью коллектора типа проводимости, расположенную под полевым окислом, окружающим область базы с любой из трех сторон, кроме четвертой стороны, где создается контакт к области базы, высоколегированная область одного с областью коллектора типа проводимости под изолирующим полевым окислом окружает область базы с четырех сторон и при этом контакт к области базы осуществляется через электрод из поликристаллического кремния, а другая высоколегированная область одного с коллектором типа проводимости располагается в коллекторе под областью активной базы. To achieve the named technical result in the structure of the bipolar transistor as part of the BiKMOS IC, including collector, base and emitter regions, contacts to the collector, base and emitter regions, insulating field oxide around the transistor base region and between the base and collector contact regions, high-doped region one with a collector-type conduction type region located under the field oxide surrounding the base region on any of the three sides, except for the fourth side, where contact is made to the base region, in The highly doped region of one with the region of the collector of the type of conductivity under the insulating field oxide surrounds the region of the base on four sides and the contact to the region of the base is made through an electrode made of polycrystalline silicon, and the other high-alloyed region of the same with the collector of the type of conductivity is located in the collector under the region of the active base.
Таким образом, отличительными признаками предлагаемого изобретения является то, что высоколегированная область одного с областью коллектора типа проводимости под изолирующим полевым окислом окружает область базы с четырех сторон и при этом контакт к области базы осуществляется через электрод из поликристаллического кремния, а другая высоколегированная область одного с коллектором типа проводимости располагается в коллекторе под областью активной базы. Thus, the distinguishing features of the present invention is that a highly alloyed region of one with a collector type region under an insulating field oxide surrounds the base region on four sides, and contact to the base region is through an electrode made of polycrystalline silicon, and the other highly alloyed region is one with a collector conductivity type is located in the collector under the active base region.
На фиг. 3. приведена структура с шунтом по новому техническому решению, охватывающим базу транзистора с четырех сторон (1-й шунт), с высоколегированной областью одного с коллектором типа проводимости, располагаемой в коллекторе под областью активной базы (2-й шунт), позволяющая приблизить значения сопротивления коллектора до значений сопротивления "классического" транзистора. In FIG. 3. The structure with a shunt according to a new technical solution, covering the base of the transistor on four sides (1st shunt), with a highly doped region of one with a collector of the type of conductivity located in the collector under the active base region (2nd shunt), which allows approximating the values, is shown collector resistance to the resistance values of the "classic" transistor.
Новая конструкция транзистора предусматривает расположение поликристаллического кремниевого электрода базы вокруг эмиттера, что не требует формирования локального контакта к базе и делает возможным расположение шунта с четырех сторон. The new transistor design provides for the location of a polycrystalline silicon base electrode around the emitter, which does not require the formation of a local contact to the base and makes it possible to arrange the shunt on four sides.
Кроме того, в новой конструкции предусмотрена высоколегированная область в коллекторе непосредственно под базой, позволяющая фактически устранить высокоомную составляющую сопротивления коллектора и получать значения сопротивления коллектора не выше, чем в "классическом" транзисторе. In addition, the new design provides for a high-alloyed region in the collector directly below the base, which allows virtually eliminating the high-impedance component of the collector resistance and obtaining collector resistance values no higher than in the "classical" transistor.
Проведенные патентные исследования показали, что совокупность признаков предлагаемого изобретения является новой, что доказывает новизну заявляемого прибора. Patent studies have shown that the combination of features of the invention is new, which proves the novelty of the claimed device.
Кроме того, патентные исследования показали, что в литературе отсутствуют данные, показывающие влияние отличительных признаков заявляемого изобретения на достижение технического результата, что подтверждает изобретательский уровень предлагаемой конструкции прибора. In addition, patent studies have shown that in the literature there are no data showing the influence of the distinguishing features of the claimed invention on the achievement of a technical result, which confirms the inventive step of the proposed device design.
Данная совокупность отличительных признаков позволяет достичь названный технический результат. This set of distinctive features allows to achieve the named technical result.
Пример. В монокристаллической пластине марки КДБ 12 создают карманы n типа проводимости имплантацией фосфора с дозой 1 мккул/см2 и последующей разгонкой при температуре 1100oС в течение 3 часов, формируют маску из нитрида кремния на поверхности, имплантируют через маску в области карманов вокруг расположения будущих базовых областей примеси фосфора и мышьяка с дозой соответственно 10 и 300 мккул/см2 для формирования высоколегированных областей, отжигают структуру в течение 1,5 часов при температуре 1000oС, методом термического окисления при 1000oС формируют через маску полевой окисел толщиной 0,6 мкм, создают базовые области p типа имплантацией бора с дозой 6 мккул/см2 и энергией 40 КэВ, формируют подзатворный окисел толщиной 180 А термическим окислением в парах воды при 850oС, осаждают первый слой поликристаллического кремния толщиной 0,15 мкм пиролизом моносилана при температуре 640oС, удаляют первый слой поликристаллического кремния ПХТ травлением в местах формирования окна эмиттера, высокоэнергетической имплантацией с дозой 5 мккул/см2 и энергией 300 КэВ вводят примесь фосфора для создания высоколегированного слоя в коллекторе под активной базой, осаждают второй слой поликристаллического кремния толщиной 0,15 мкм при температуре 640oС разложением моносилана, легируют его имплантацией мышьяка с дозой 600 мккул/см2, осаждают первый металлический силицидный и первый диэлектрический слои, травят через маску фоторезиста электрод эмиттера из поликристаллического кремния, окисляют торцевую часть электрода из поликристаллического кремния, формируют слои нитрида кремния толщиной 0,2 мкм на боковых стенках электрода с удалением его с горизонтальных участков RIT травлением, осаждают третий слой поликристаллического кремния толщиной 0,2 мкм, легируют его имплантацией бора с дозой 600 мккул/см2, после чего отжигают структуру при температуре 850oС в течение 30 минут, осаждают слой диэлектрика толщиной 0,5 мкм, вскрывают в нем контактные окна и формируют металлические электроды из алюминия.Example. In a KDB 12 single-crystal plate, pockets of n type conductivity are created by implanting phosphorus with a dose of 1 μc / cm 2 and subsequent acceleration at a temperature of 1100 o C for 3 hours, a mask of silicon nitride is formed on the surface, implanted through a mask in the pocket area around the location of future the base regions of the impurities of phosphorus and arsenic with a dose of 10 and 300 µc / cm 2, respectively, to form highly doped regions, anneal the structure for 1.5 hours at a temperature of 1000 o С, form a thermal oxidation at 1000 o С field oxide with a thickness of 0.6 μm is created through the mask, p-type base regions are created by implantation of boron with a dose of 6 μc / cm 2 and an energy of 40 KeV, a gate oxide of 180 A thickness is formed by thermal oxidation in water vapor at 850 ° C, and the first polycrystalline layer is deposited 0.15 um thick silicon by pyrolysis of silane at a temperature of 640 o C, is removed first polysilicon layer etching in PCT field forming of the emitter window, a high-energy implantation with a dose of 5 mkkul / cm 2 and an energy of 300 keV phosphorus impurity is introduced to create ysokolegirovannogo layer in a collector under the active base is deposited a second polysilicon layer 0.15 microns thick at a temperature of 640 o C by decomposition of silane, it is doped with arsenic implantation with a dose of 600 mkkul / cm 2, is deposited a first metal silicide and the first dielectric layers are etched through the mask photoresist polycrystalline silicon emitter electrode, the end part of the polycrystalline silicon electrode is oxidized, 0.2 micron thick silicon nitride layers are formed on the side walls of the electrode with its removal from horizontal sections of RIT by etching, a third layer of polycrystalline silicon 0.2 μm thick is deposited, doped with boron implantation with a dose of 600 μg / cm 2 , then the structure is annealed at a temperature of 850 o C for 30 minutes, a dielectric layer of 0.5 thickness is deposited microns, open contact windows in it and form metal electrodes of aluminum.
Пример, описанный выше, является частным случаем, в котором используется предлагаемый способ. Предлагаемый способ может использоваться для создания также БиКМОП приборов с любым набором полевых или биполярных транзисторов, не выходя за пределы патентных притязаний. The example described above is a special case in which the proposed method is used. The proposed method can also be used to create BiKMOS devices with any set of field or bipolar transistors, without going beyond the scope of patent claims.
Литература:
1. Патент РФ 2141149, приоритет от 19.08.1998 г.Literature:
1. Patent of the Russian Federation 2141149, priority from 08.19.1998
2. H.Yoshida et al. "An RF BiCMOS Process using High fSR Spiral Inductor with Premetal Deep Trenches and A Dual Recessed Bipolar Collector Sink", IEDM 98-213 p.8.5.1.2. H. Yoshida et al. "An RF BiCMOS Process using High f SR Spiral Inductor with Premetal Deep Trenches and A Dual Recessed Bipolar Collector Sink", IEDM 98-213 p.8.5.1.
3. Патент WO 95/05679, приоритет от 15.08.1994 г. 3. Patent WO 95/05679, priority of 08/15/1994
Claims (2)
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2001118730/28A RU2210838C2 (en) | 2001-07-09 | 2001-07-09 | Structure of bipolar transistor incorporated in bipolar cmos integrated circuits |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2001118730/28A RU2210838C2 (en) | 2001-07-09 | 2001-07-09 | Structure of bipolar transistor incorporated in bipolar cmos integrated circuits |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2001118730A RU2001118730A (en) | 2003-07-27 |
| RU2210838C2 true RU2210838C2 (en) | 2003-08-20 |
Family
ID=29245623
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2001118730/28A RU2210838C2 (en) | 2001-07-09 | 2001-07-09 | Structure of bipolar transistor incorporated in bipolar cmos integrated circuits |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2210838C2 (en) |
-
2001
- 2001-07-09 RU RU2001118730/28A patent/RU2210838C2/en not_active IP Right Cessation
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4819054A (en) | Semiconductor IC with dual groove isolation | |
| US4963502A (en) | Method of making oxide-isolated source/drain transistor | |
| US5783469A (en) | Method for making nitrogenated gate structure for improved transistor performance | |
| US6686233B2 (en) | Integration of high voltage self-aligned MOS components | |
| US5043778A (en) | Oxide-isolated source/drain transistor | |
| US4927776A (en) | Method of producing semiconductor integrated circuit device including bipolar transistor and insulated gate field effect transistor | |
| US4373253A (en) | Integrated CMOS process with JFET | |
| JPH07114242B2 (en) | Method for manufacturing hybrid integrated circuit of bipolar and MOS transistors | |
| JPS6379368A (en) | Manufacture of high performance bicmos composition with polycrystalline silicon emitter and silicide base | |
| TW201232760A (en) | Semiconductor device and fabrication method thereof | |
| US4878100A (en) | Triple-implanted drain in transistor made by oxide sidewall-spacer method | |
| US5374566A (en) | Method of fabricating a BiCMOS structure | |
| JP2002016080A (en) | Manufacturing method of trench-gate type mosfet | |
| EP0233202A1 (en) | Fabricating a semiconductor device with buried oxide. | |
| US5164801A (en) | A p channel mis type semiconductor device | |
| JPH04239760A (en) | Manufacture of semiconductor device | |
| JP2005116651A (en) | Semiconductor device and its manufacturing method | |
| RU2210838C2 (en) | Structure of bipolar transistor incorporated in bipolar cmos integrated circuits | |
| JP4062517B2 (en) | Semiconductor device and manufacturing method thereof | |
| EP0545484B1 (en) | Manufacturing process for insulated gate field effect transistors (igfet) with low short circuit density between gate and source and devices obtained thereby | |
| JPS61160965A (en) | Semiconductor ic device | |
| JP3207883B2 (en) | Manufacturing method of bipolar semiconductor device | |
| JP3392595B2 (en) | MOS capacitor and method for manufacturing the same | |
| RU2208265C2 (en) | Method for manufacture of bipolar transistor as a composition of bipolar complementary structure "metal-oxide-semiconductor" | |
| JP2697631B2 (en) | Method for manufacturing semiconductor device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20040710 |