RU2209506C2 - Цифровой итеративный фильтр - Google Patents
Цифровой итеративный фильтр Download PDFInfo
- Publication number
- RU2209506C2 RU2209506C2 RU2001111418A RU2001111418A RU2209506C2 RU 2209506 C2 RU2209506 C2 RU 2209506C2 RU 2001111418 A RU2001111418 A RU 2001111418A RU 2001111418 A RU2001111418 A RU 2001111418A RU 2209506 C2 RU2209506 C2 RU 2209506C2
- Authority
- RU
- Russia
- Prior art keywords
- information input
- output
- unit
- information
- generating
- Prior art date
Links
Images
Landscapes
- Radar Systems Or Details Thereof (AREA)
Abstract
Изобретение относится к цифровой вычислительной технике и может быть использовано в системах цифровой обработки радиотехнических сигналов для решения задач оптимальной нелинейной фильтрации. Технический результат заключается в повышении точности оценки информационного процесса в измерительных системах. Цифровой итеративный фильтр содержит два блока формирования суммы, четыре блока формирования матричных функций, два блока формирования разности, две линии задержки, два блока коррекции, блок формирования и выдачи априорных данных. 5 ил.
Description
Текст описания в факсимильном виде (см. графическую часть). Тт
Claims (1)
- Цифровой итеративный фильтр, содержащий первый и второй блоки формирования матричных функций, первый блок коррекции, первый блок формирования разности, первый блок формирования суммы, первую линию задержки, причем выход первого блока формирования суммы соединен с информационным входом первого блока формирования матричной функции, выход которого соединен с информационным входом первой линии задержки, выход которой соединен со вторым информационным входом первого блока формирования суммы и информационным входом второго блока формирования матричной функции, выход которого соединен со вторым информационным входом первого блока формирования разности, выход которого соединен с первым информационным входом первого блока коррекции, выход которого соединен с первым информационным входом первого блока формирования суммы, отличающийся тем, что в него введены второй блок формирования разности, второй блок коррекции, блок формирования и выдачи априорных данных, второй блок формирования суммы, третий и четвертый блоки формирования матричных функций, вторая линия задержки, при этом первый, второй, третий и четвертый выходы блока формирования и выдачи априорных данных соединены соответственно со вторым, третьим, четвертым и пятым информационными входами первого и второго блоков коррекции, второй информационный выход первого блока коррекции соединен с восьмым информационным входом второго блока коррекции, выход которого соединен с первым информационным входом второго блока формирования суммы, выход которого является выходом устройства и соединен с информационным входом третьего блока формирования матричной функции, выход которого соединен с информационным входом второй линии задержки, выход которой соединен со вторым информационным входом второго блока формирования суммы, седьмым информационным входом второго блока коррекции и с информационным входом четвертого блока формирования матричной функции, второй информационный выход которого соединен с шестым информационным входом второго блока коррекции, а первый информационный выход соединен со вторым информационным входом второго блока формирования разности, выход которого соединен с первым информационным входом второго блока коррекции, выход первой линии задержки соединен также с седьмым информационным входом первого блока коррекции, а второй информационный выход второго блока формирования матричной функции соединен с шестым информационным входом первого блока коррекции, первый информационный вход первого блока формирования разности и первый информационный вход второго блока формирования разности являются входами устройства.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2001111418A RU2209506C2 (ru) | 2001-04-25 | 2001-04-25 | Цифровой итеративный фильтр |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| RU2001111418A RU2209506C2 (ru) | 2001-04-25 | 2001-04-25 | Цифровой итеративный фильтр |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| RU2001111418A RU2001111418A (ru) | 2003-04-20 |
| RU2209506C2 true RU2209506C2 (ru) | 2003-07-27 |
Family
ID=29209548
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| RU2001111418A RU2209506C2 (ru) | 2001-04-25 | 2001-04-25 | Цифровой итеративный фильтр |
Country Status (1)
| Country | Link |
|---|---|
| RU (1) | RU2209506C2 (ru) |
-
2001
- 2001-04-25 RU RU2001111418A patent/RU2209506C2/ru active
Non-Patent Citations (2)
| Title |
|---|
| ВЕНГЕРОВ А.А. и др. Прикладные вопросы оптимальной линейной фильтрации. - М.: Энергоиздат, 1982, с.96. * |
| ФАРИНА А. и др. Цифровая обработка радиолокационной информации. Сопровождение целей. - М.: Радио и связь, 1993, с.118. * |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CA2400647A1 (en) | Digital signal processor with coupled multiply-accumulate units | |
| EP3610382A1 (en) | A homomorphic processing unit (hpu) for accelerating secure computations under homomorphic encryption | |
| EP0889416A3 (en) | Digital signal processor architecture optimized for performing fast fourier transforms | |
| ATE517466T1 (de) | Wiederkonfigurierbares digitales filter mit mehreren filtermoden | |
| KR940008272A (ko) | 아날로그/디지탈 컨버터 | |
| Meher et al. | New systolic algorithm and array architecture for prime-length discrete sine transform | |
| Ramírez et al. | RNS-FPL merged architectures for orthogonal DWT | |
| RU2209506C2 (ru) | Цифровой итеративный фильтр | |
| AU2002232531A1 (en) | Digital filter with state storage | |
| RU2248034C1 (ru) | Логический преобразователь | |
| Ramírez et al. | Design and implementation of high-performance RNS wavelet processors using custom IC technologies | |
| RU2361266C1 (ru) | Компаратор двоичных чисел | |
| US9684488B2 (en) | Combined adder and pre-adder for high-radix multiplier circuit | |
| Winzker et al. | VLSI chip set for 2D HDTV subband filtering with on-chip line memories | |
| Huang et al. | A refined fast 2-D discrete cosine transform algorithm with regular butterfly structure | |
| RU2001111418A (ru) | Цифровой итеративный фильтр | |
| Cooke | A Remark on Euclid's Theorem on the Infinitude of the Primes | |
| KR101934713B1 (ko) | 총 에러 거리가 4이고 4개의 트랜지스터로 구성되는 어림 가산기 회로 및 그 어림 가산기 회로가 집적된 디지털 신호 처리 장치 | |
| RU94038957A (ru) | Программируемый цифровой фильтр | |
| EP2510459A2 (en) | Circuits for shared flow graph based discrete cosine transform | |
| RU2809213C1 (ru) | Мажоритарный модуль | |
| RU2262733C1 (ru) | Логический модуль | |
| KR970006631B1 (ko) | 오디오엔코딩/디코딩을 위한 서브밴드필터링 장치 | |
| Ramirez et al. | Implementation of RNS analysis and synthesis filter banks for the orthogonal discrete wavelet transform over FPL devices | |
| KR950007531A (ko) | 2차원 디지탈 필터 |