RU2207659C2 - Method for producing structures for integrated circuits with insulated components - Google Patents
Method for producing structures for integrated circuits with insulated components Download PDFInfo
- Publication number
- RU2207659C2 RU2207659C2 RU2001119588/28A RU2001119588A RU2207659C2 RU 2207659 C2 RU2207659 C2 RU 2207659C2 RU 2001119588/28 A RU2001119588/28 A RU 2001119588/28A RU 2001119588 A RU2001119588 A RU 2001119588A RU 2207659 C2 RU2207659 C2 RU 2207659C2
- Authority
- RU
- Russia
- Prior art keywords
- silicon
- layer
- relief
- silicon dioxide
- heat treatment
- Prior art date
Links
Images
Landscapes
- Element Separation (AREA)
Abstract
Description
Изобретение относится к микроэлектронике, а именно к технологии изготовления структур для интегральных схем с диалектической изоляцией элементов. The invention relates to microelectronics, and in particular to a technology for manufacturing structures for integrated circuits with dialectic isolation of elements.
Известен способ получения структур для интегральных схем с диэлектрической изоляцией элементов [1], включающий механическую обработку подложек монокристаллического кремния, формирование на поверхности подложек рельефа с углублениями и выступами, последовательное формирование на поверхности со стороны рельефа скрытого слоя, пленки диоксида кремния, областей монокристаллического кремния. There is a method of producing structures for integrated circuits with dielectric isolation of elements [1], which includes machining single-crystal silicon substrates, forming a relief with recesses and protrusions on the surface of the substrates, sequentially forming a hidden layer on the surface of the relief, a silicon dioxide film, regions of single-crystal silicon.
Недостатком этого известного способа является то, что эпитаксиальный слой кремния в углублениях рельефа имеет относительное низкое структурное совершенство. Это обусловлено особенностью эпитаксиального наращивания кремния на маскированный рельеф. Скорость роста кремния на ровной поверхности и в углублениях различны, возникают напряжения и как следствие дефекты роста. The disadvantage of this known method is that the epitaxial layer of silicon in the recesses of the relief has a relatively low structural perfection. This is due to the peculiarity of the epitaxial growth of silicon on a masked relief. The growth rate of silicon on a flat surface and in depressions is different, stresses arise and, as a result, growth defects.
Кроме этого сложность технологии ведет к снижению процента выхода годных структур. In addition, the complexity of the technology leads to a decrease in the percentage of yield of suitable structures.
Наиболее близким техническим решением, выбранным в качестве прототипа, является способ изготовления полупроводниковых приборов [2], включающий механическую обработку подложек кремния, формирование на поверхности монокристаллического кремния подложки рельефа с углублениями и выступами и скрытого слоя, формирование слоя диоксида кремния и слоя поликристаллического кремния больше глубины рельефа, полировку его до получения плоской поверхности, соединение его с поликристаллической пластиной и термическую обработку при температуре большей 1100oС, вскрытие областей монокристаллического кремния.The closest technical solution, selected as a prototype, is a method of manufacturing semiconductor devices [2], which includes machining silicon substrates, forming a relief substrate with recesses and protrusions and a hidden layer on the surface of single-crystal silicon, forming a layer of silicon dioxide and a layer of polycrystalline silicon with more depth relief, polishing it until a flat surface is obtained, combining it with a polycrystalline plate and heat treatment at a temperature of higher than 1100 o C, opening areas of single-crystal silicon.
Недостатками известного способа являются высокие требования к геометрическим формам соединяемых поликристаллических слоев, трудности с использованием кремневых пластин больших диаметров, особые требования к среде процесса. Преодоление этих недостатков удорожает структуры, не позволяет получать структуры больших диаметров. The disadvantages of this method are the high requirements for the geometric shapes of the connected polycrystalline layers, difficulties with the use of silicon wafers of large diameters, special requirements for the process environment. Overcoming these shortcomings increases the cost of the structure, does not allow to obtain structures of large diameters.
А именно в прототипе речь идет о диффузной или атомарной сварке посредством поликристаллических слоев кремния. Успешное проведение данного процесса обусловлено выполнением следующих требований:
Разброс по толщине пластин должен быть меньше размеров зерен поликристаллического кремния, согласно работе [3] это размер порядка 80,0 нм.Namely, in the prototype we are talking about diffuse or atomic welding by means of polycrystalline layers of silicon. The success of this process is due to the following requirements:
The spread across the thickness of the plates should be less than the grain size of polycrystalline silicon, according to [3] this is a size of the order of 80.0 nm.
Необходимость удаления нарушенного слоя по всем полированным поликристаллическим поверхностям, в противном случае, т.к. отсутствует соединительный слой, концентраторы напряжения нарушенного слоя приведут к снижению процента выхода годных структур на операциях механической обработки. The need to remove the damaged layer on all polished polycrystalline surfaces, otherwise, because there is no connecting layer, stress concentrators of the broken layer will lead to a decrease in the percentage of yield of suitable structures in machining operations.
Обрезка по кромке не менее 2 мм соединяемых пластин, т.к. при механических видах полировки происходит снятие фаски по кромке, что приводит к плохому качеству соединения по кромке пластин и дальнейшим сколам краев структур при механической обработке. Trimming along the edge of at least 2 mm of connected plates, as with mechanical types of polishing, chamfering occurs along the edge, which leads to poor connection quality along the edge of the plates and further chipping of the edges of the structures during machining.
Использование подложек больших диаметров (больших 100 мм) еще больше усложняет техническую сторону требований к геометрической форме поверхности соединяемых пластин. The use of substrates of large diameters (large 100 mm) further complicates the technical side of the requirements for the geometric shape of the surface of the connected plates.
Процесс соединения поликристаллических слоев без соединительного слоя должен протекать либо в вакууме, либо в полированных поверхностях должны формироваться каналы для удаления либо среды сварки, либо продуктов газовыделения поликристаллического кремния при нагревании свыше 1100oС. Если не проводить вакуумирование процесса (делающего процесс более сложным и дорогим) или не формировать каналы газовыделения (также удорожающие структуры), то будет происходить снижение качества соединительного слоя за счет наличия в нем продуктов газовыделения и как следствие снижение процента выхода годных структур.The process of joining polycrystalline layers without a connecting layer should take place either in vacuum or in polished surfaces, channels should be formed to remove either the welding medium or gas evolution products of polycrystalline silicon when heated above 1100 o C. If the process is not evacuated (making the process more complicated and expensive ) or not to form gas evolution channels (also more expensive structures), then the quality of the connecting layer will decrease due to the presence of gas products in it division and, as a consequence, a decrease in the yield rate of suitable structures.
В предлагаемом способе получения структур для интегральных схем с диэлектрической изоляцией элементов, включающем механическую обработку кремниевых подложек, формирование на поверхности монокристаллической подложки рельефа с углублениями и скрытого слоя, формирование слоя диоксида кремния и слоя поликристаллического кремния толщиной больше глубины рельефа, соединение подложек между собой, термообработку под давлением и вскрытие областей монокристаллического кремния, слой поликристаллического кремния формируют толщиной на 5-100% больше глубины рельефа, на слой поликристаллического кремния и подложку без рельефа дополнительно наносят слои диоксида кремния, на которые наносят соединительный слой состава, мол. %: диоксид кремния, полученный плазмохимическим способом, от (0,077Т - 14,22) до (0,077Т + 7,4), оксид бора от (100 - (0,077Т + 7,4)) до (100 - (0,077Т - 14,22)), за исключением следующих значений: диоксид кремния, полученный плазмохимическим способом (0,077Т - 14,216), оксид бора (100 - (0,077Т - 14,216)), где Т - температура термообработки, oС, при этом термообработку проводят в гомогенной газовой среде при температуре синтеза боросиликатных соединений.In the proposed method for producing structures for integrated circuits with dielectric isolation of elements, including machining silicon substrates, forming a relief with recesses and a hidden layer on the surface of a single crystal substrate, forming a layer of silicon dioxide and a layer of polycrystalline silicon with a thickness greater than the depth of the relief, connecting the substrates to each other, heat treatment under pressure and opening areas of single-crystal silicon, a layer of polycrystalline silicon is formed by a thickness of 5-100% b proc eed relief depth in the polysilicon layer and the substrate topography without additionally applied layers of silicon dioxide on which is applied a tie layer composition, mol. %: silicon dioxide obtained by the plasma-chemical method, from (0.077T - 14.22) to (0.077T + 7.4), boron oxide from (100 - (0.077T + 7.4)) to (100 - (0.077T - 14.22)), with the exception of the following values: silicon dioxide obtained by the plasma-chemical method (0.077T - 14.216), boron oxide (100 - (0.077T - 14.216)), where T is the heat treatment temperature, o С, while heat treatment carried out in a homogeneous gas environment at a temperature of synthesis of borosilicate compounds.
Применение раствора оксида бора указанного состава в качестве основы соединительного слоя позволяет избежать высокоточной полировки и фаски, образующейся при полировке, по кромке пластины. The use of a solution of boron oxide of the specified composition as the basis of the connecting layer avoids high-precision polishing and the chamfer formed during polishing along the edge of the plate.
Выбор режимов термообработки оптимальный с точки зрения экспериментальных данных и данных источника [4]. The choice of heat treatment modes is optimal in terms of experimental data and source data [4].
Т. к. толщина соединительного слоя превышает неровности рельефа, а также сам его состав позволяет сгладить дефекты соединяемых поверхностей, при этом нарушенный слой и фаска по кромке не образуется. Since the thickness of the connecting layer exceeds the roughness of the relief, and also its composition allows you to smooth out the defects of the connected surfaces, while the broken layer and the chamfer along the edge is not formed.
Наличие синтезируемого соединительного слоя, находящегося под давлением, толщина которого уменьшается, а плотность в процессе синтеза увеличивается, способствует удалению газообразных продуктов синтеза по кромке структуры и значит формированию бездефектного соединительного слоя. The presence of a synthesized connecting layer under pressure, the thickness of which decreases and the density increases during the synthesis process, helps to remove gaseous synthesis products along the edge of the structure and, therefore, form a defect-free connecting layer.
На фиг. 1 показана кремневая подложка после формирования скрытого слоя, пленки диоксида кремния, соединений поликристаллического кремния, пленки диоксида кремния и нанесенного соединительного слоя указанного состава. In FIG. 1 shows a silicon substrate after the formation of a hidden layer, a film of silicon dioxide, compounds of polycrystalline silicon, a film of silicon dioxide and the applied connecting layer of the specified composition.
На фиг. 2 показана монокристаллическая подложка без рельефа после нанесения пленки диоксида кремния и соединительного слоя указанного состава. In FIG. 2 shows a single-crystal substrate without relief after applying a film of silicon dioxide and a connecting layer of the specified composition.
На фиг. 3 показана структура после соединения кремневых подложек. In FIG. 3 shows the structure after joining the silicon substrates.
На фиг. 4 показана структура после вскрытия областей монокристаллического кремния. In FIG. 4 shows the structure after opening areas of single-crystal silicon.
Перечень позиций:
1 - кремневая подложка с рельефом п-типа проводимости,
2 - скрытый слой п+-типа проводимости,
3 - пленка диоксида кремния,
4 - слой поликристаллического кремния без рельефа,
5 - пленка диоксида кремния,
6 - соединительный слой указанного состава на подложке с рельефом,
7 - кремневая подложка без рельефа,
8 - пленка диоксида кремния на подложке без рельефа,
9 - соединительный слой указанного состава на подложке с рельефом,
10 - соединительный слой из соединений боросиликатной системы,
11 - область монокристаллического кремния после вскрытия,
12 - пленка диоксида кремния.The list of positions:
1 - silicon substrate with a relief of p-type conductivity,
2 - a hidden layer of p + type conductivity,
3 - film of silicon dioxide,
4 - layer of polycrystalline silicon without relief,
5 - film of silicon dioxide,
6 - a connecting layer of the specified composition on a substrate with a relief,
7 - silicon substrate without relief,
8 - film of silicon dioxide on a substrate without relief,
9 - a connecting layer of the specified composition on a substrate with a relief,
10 - a connecting layer of compounds of the borosilicate system,
11 - region of single-crystal silicon after opening,
12 is a film of silicon dioxide.
Изобретение осуществляется следующим образом. The invention is as follows.
На кремневой подложке 1 п-типа проводимости (фиг. 1) формируют рельеф с углублениями и выступами глубиной (25-65) мкм. Диффузией создают скрытый слой п+-типа 2 толщиной (3-6,5) мкм. На окисленный слой рельефа 3 наносят слой поликристаллического кремния толщиной (26,3-130) мкм эпитаксиальным наращиванием. На него в свою очередь наносят пленку диоксида кремния 5 толщиной (0,7-1,4) мкм, затем на нее методом пульверизации наносят слой 6 из следующего состава, вес %: оксид бора (3-40), диоксид кремния (спирт 97-60), толщиной (1,3-63,7) мкм. На вторую кремневую пластину 7 без рельефа (фиг. 2) после нанесения пленки диоксида кремния толщиной (0,7-1,4) мкм также наносят соединительный слой указанного состава 9, такой же толщины, как и на первую пластину, тем же методом. Пластины соединяют (фиг. 3) под давлением не менее 0,3 кг/м2 и производят термическую обработку в гомогенной среде с расходом кислорода от 0 до (5,6-83)•10-5 м3/с, при оптимальной температуре (1200-1202,5974025974025974)oС в течение (10-30) мин. Затем производят вскрытие областей монокристаллического кремния двусторонней шлифовкой и односторонней полировкой.On a silicon substrate 1 p-type conductivity (Fig. 1) form a relief with recesses and protrusions with a depth of (25-65) microns. Diffusion creates a hidden layer of p + type 2 with a thickness of (3-6.5) microns. A layer of polycrystalline silicon with a thickness of (26.3-130) microns by epitaxial growth is applied to the oxidized layer of
Завершается процесс нанесением пленки диоксида кремния 12 (фиг. 4) толщиной (0,7-1,4) мкм. The process ends with the deposition of a film of silicon dioxide 12 (Fig. 4) with a thickness of (0.7-1.4) microns.
Применение оксида бора в качестве основного компонента соединительного слоя позволяет получать дешевые структуры больших диаметров, исключить применение высокоточной планирезации соединяемых поверхностей. The use of boron oxide as the main component of the connecting layer allows to obtain cheap structures of large diameters, to exclude the use of high-precision planning of the connected surfaces.
Источники информации
1. Клюбина З. Д. , Михайлов Ю.А., Сорокина Н.Т. Структуры с диэлектрической изоляцией кремния электронной и дырочной проводимости. Электронная техника. Вып. 8/92-9/93, с. 46-48.Sources of information
1. Klyubina Z. D., Mikhailov Yu.A., Sorokina N.T. Structures with dielectric insulation of silicon electron and hole conductivity. Electronic equipment. Vol. 8 / 92-9 / 93, p. 46-48.
2. Заявка Японии 63-141345, H 01 L 21/76. 2. Japanese application 63-141345, H 01 L 21/76.
3. Сугаио Т., Икома Т. и др. Введение в микроэлектронику: Пер. с яп. - М.: Мир, 1988, с. 181. 3. Sugaio T., Ikoma T. et al. Introduction to microelectronics: Per. with yap. - M .: Mir, 1988, p. 181.
4. Горта З.Ю. Технология микроэлектронных устройств: Справочник. - М.: Радио и связь, 1991, с. 194. 4. Gorta Z.Yu. Microelectronic Device Technology: A Handbook. - M .: Radio and communications, 1991, p. 194.
Claims (1)
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2001119588/28A RU2207659C2 (en) | 2001-07-17 | 2001-07-17 | Method for producing structures for integrated circuits with insulated components |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2001119588/28A RU2207659C2 (en) | 2001-07-17 | 2001-07-17 | Method for producing structures for integrated circuits with insulated components |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2207659C2 true RU2207659C2 (en) | 2003-06-27 |
RU2001119588A RU2001119588A (en) | 2003-07-10 |
Family
ID=29210017
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2001119588/28A RU2207659C2 (en) | 2001-07-17 | 2001-07-17 | Method for producing structures for integrated circuits with insulated components |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2207659C2 (en) |
-
2001
- 2001-07-17 RU RU2001119588/28A patent/RU2207659C2/en not_active IP Right Cessation
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US3689357A (en) | Glass-polysilicon dielectric isolation | |
JP2608351B2 (en) | Semiconductor member and method of manufacturing semiconductor member | |
US5670411A (en) | Process of making semiconductor-on-insulator substrate | |
CA2233115C (en) | Semiconductor substrate and method of manufacturing the same | |
US5168078A (en) | Method of making high density semiconductor structure | |
US6306729B1 (en) | Semiconductor article and method of manufacturing the same | |
US6297128B1 (en) | Process for manufacturing shallow trenches filled with dielectric material having low mechanical stress | |
EP0843345B1 (en) | Method of manufacturing a semiconductor article | |
EP1818971A1 (en) | Method for manufacturing direct bond wafer, and direct bond wafer | |
JP2901031B2 (en) | Semiconductor substrate and method of manufacturing the same | |
US5081061A (en) | Manufacturing ultra-thin dielectrically isolated wafers | |
US5025304A (en) | High density semiconductor structure and method of making the same | |
JPH0963912A (en) | Manufacture of joined substrate | |
RU2207659C2 (en) | Method for producing structures for integrated circuits with insulated components | |
RU2197033C1 (en) | Method for producing structures for integrated circuits with insulated components | |
RU2022404C1 (en) | Method for production of integrated-circuit structures with dielectric insulation of parts | |
RU2022405C1 (en) | Method for producing structures for integrated circuits with dielectric insulation | |
RU2002340C1 (en) | Process of manufacture of structures of integrated circuits with dielectric insulation of elements | |
RU2035805C1 (en) | Structure formation method for integrated circuits with insulated components | |
JPS60149146A (en) | Manufacture of semiconductor device | |
JPH03265153A (en) | Dielectric isolation substrate, manufacture thereof and semiconductor integrated circuit device using same substrate | |
JPH05226464A (en) | Manufacture of joined dielectric isolation wafer | |
RU2002341C1 (en) | Process of manufacture of structures for integrated circuits with dielectric insulation of elements | |
JP2608443B2 (en) | Method for manufacturing semiconductor wafer | |
JP3293766B2 (en) | Semiconductor member manufacturing method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20040718 |