RU2204142C2 - Method of selective test of reliability of transistors in lot - Google Patents

Method of selective test of reliability of transistors in lot Download PDF

Info

Publication number
RU2204142C2
RU2204142C2 RU2001107987/09A RU2001107987A RU2204142C2 RU 2204142 C2 RU2204142 C2 RU 2204142C2 RU 2001107987/09 A RU2001107987/09 A RU 2001107987/09A RU 2001107987 A RU2001107987 A RU 2001107987A RU 2204142 C2 RU2204142 C2 RU 2204142C2
Authority
RU
Russia
Prior art keywords
transistors
reliability
temperature
electrostatic discharge
prefiring
Prior art date
Application number
RU2001107987/09A
Other languages
Russian (ru)
Other versions
RU2001107987A (en
Inventor
М.И. Горлов
н А.Г. Адам
А.Г. Адамян
Д.А. Литвиненко
Original Assignee
Воронежский государственный технический университет
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Воронежский государственный технический университет filed Critical Воронежский государственный технический университет
Priority to RU2001107987/09A priority Critical patent/RU2204142C2/en
Publication of RU2001107987A publication Critical patent/RU2001107987A/en
Application granted granted Critical
Publication of RU2204142C2 publication Critical patent/RU2204142C2/en

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

FIELD: electrical engineering. SUBSTANCE: method can be recommended for reliability tests of transistors for criteria of resistance to electrostatic discharge and temperature prefiring and for increased authenticity of other testing and rejection procedures both in process of production of electronic hardware and in incoming control at manufacturing factories. According to proposed method any transistor can be subjected to action of the type of electrostatic discharge-prefiring and value of coefficient of change of informative parameter, for example, of reverse current of any junction of selected transistor is used to make decision on degree of reliability of transistors in lot. As distinct from analogs in correspondence with method pulses of electrostatic discharge with voltage twice as high as permissible potential set by specifications are fed to transistors, prefiring of flaws is carried out at temperature 25±10°C in the course of 3-7 days and then at temperature 100-125 C in the course of one hour. EFFECT: simplified and accelerated process of rejection of transistors thanks to nondestructive selective test of their reliability, simplified processing of obtained results. 2 tbl

Description

Изобретение относится к области тестирования и измерения параметров полупроводниковых приборов и может быть использовано для контроля надежности транзисторов по критериям: стойкость к электростатическому разряду (ЭСР) и температурному отжигу, а также для повышения достоверности других способов контроля и отбраковки как в процессе производства, так и на входном контроле на предприятиях-производителях радиоэлектронной аппаратуры. The invention relates to the field of testing and measuring parameters of semiconductor devices and can be used to control the reliability of transistors according to the criteria: resistance to electrostatic discharge (ESD) and temperature annealing, as well as to increase the reliability of other methods of control and rejection both during production and incoming control at manufacturing enterprises of electronic equipment.

Известен метод разбраковки полупроводниковых транзисторов по величине токов утечки после воздействия импульсного тока высокой плотности [1]. Недостатком данного способа является необходимость испытания приборов током стрессовой плотности, предельной для начала электромиграции алюминиевой металлизации на кристалле, которая приводит в свою очередь к катастрофическому отказу испытуемых транзисторов. A known method of sorting semiconductor transistors by the magnitude of the leakage currents after exposure to a pulsed high-density current [1]. The disadvantage of this method is the need to test devices with a current of stress density, which is the limit for the onset of electromigration of aluminum metallization on a crystal, which in turn leads to a catastrophic failure of the tested transistors.

Изобретение направлено на упрощение и ускорение процесса отбраковки транзисторов за счет неразрушающего выборочного контроля надежности и простоты обработки полученных результатов. The invention is aimed at simplifying and accelerating the process of rejecting transistors due to non-destructive selective control of reliability and ease of processing of the results.

Это достигается тем, что в способе выборочного контроля надежности, в соответствие с которым объект испытаний (транзистор) подвергают воздействию внешних факторов, производят расчет относительного изменения информативного параметра, получают так называемые коэффициенты изменения, по величине которых делают вывод о степени надежности транзистора и вероятности возможного отказа. This is achieved by the fact that in the method of selective control of reliability, in accordance with which the test object (transistor) is exposed to external factors, the relative changes in the informative parameter are calculated, the so-called change factors are obtained, the magnitude of which makes a conclusion about the degree of reliability of the transistor and the probability of possible failure.

Последовательность действий при осуществлении данного способа контроля надежности транзисторов следующая. The sequence of actions when implementing this method of monitoring the reliability of transistors is as follows.

Этап 1. Перед началом испытаний производят замер информативного параметра транзисторов, который должен по возможности наиболее полно характеризовать функционирование транзистора и значительно изменяться под воздействием однократного импульса электростатического разряда. Рекомендуется в качестве информативного параметра выбирать обратный ток какого-либо перехода транзистора Iнач.Stage 1. Before the start of the tests, the informative parameter of the transistors is measured, which should, as far as possible, characterize the functioning of the transistor and significantly change under the influence of a single pulse of an electrostatic discharge. It is recommended to select the return current of any transition of the transistor I beg .

Этап 2. Испытания начинают с воздействия единичного импульса ЭСР. Напряжение ЭСР выбирают величиной в два раза выше допустимого по техническим условиям для данного вида транзисторов потенциала ЭСР. Затем производят замер информативного параметра 1ЭСР и рассчитывают первый коэффициент изменения

Figure 00000001

Этап 3. Транзисторы подвергают хранению при температуре 25-10oC в течение трех-семи дней, производят замер информативного параметра Ixp.Stage 2. The tests begin with the impact of a single pulse of ESD. The voltage of the ESD is chosen to be twice as high as the technical specification for this type of transistor potential ESR. Then measure the informative parameter 1 ESD and calculate the first coefficient of change
Figure 00000001

Stage 3. The transistors are stored at a temperature of 25-10 o C for three to seven days, measure the informative parameter I xp .

Этап 4. Транзисторы подвергают отжигу дефектов при температуре 100-125oC в течение одного часа, производят замер информативного параметра Iотж и рассчитывают второй и третий коэффициенты изменения

Figure 00000002

Этап 5. О степени надежности судят по величине коэффициентов изменения. Критическое значение коэффициентов изменения (максимально или минимально допустимое значение коэффициента) устанавливается экспертным путем для каждого типа транзисторов. Для определения критического значения коэффициентов изменения следует провести несколько циклов типа "ЭСР-отжиг" в последовательности, указанной в п.1-4, и выявить каковы значения этих коэффициентов у отказавших и сохранивших работоспособность приборов.Stage 4. The transistors anneal defects at a temperature of 100-125 o C for one hour, measure the informative parameter I OT and calculate the second and third coefficients of change
Figure 00000002

Stage 5. The degree of reliability is judged by the magnitude of the coefficient of change. The critical value of the change coefficients (the maximum or minimum acceptable coefficient value) is established by experts for each type of transistor. To determine the critical value of the change coefficients, several cycles of the "ESR-annealing" type should be carried out in the sequence indicated in paragraphs 1–4 and to identify what the values of these coefficients are for failed and maintenance-free devices.

Предлагаемый способ контроля надежности был опробован на транзисторах типа КТ312 (маломощные биполярные транзисторы n-р-n-типа). Для эксперимента было отобрано по одному транзистору из 14 партий. The proposed reliability control method was tested on transistors of the type KT312 (low-power n-p-n-type bipolar transistors). For the experiment, one transistor from 14 lots was selected.

В качестве информативного параметра использовался обратный ток эмиттерного перехода IЭБо, изменение которого производилось с точностью 0,001 мкА. Максимально допустимое значение этого параметра по ТУ составляет 10 мкА.The reverse current of the emitter junction I EBO was used as an informative parameter, the change of which was carried out with an accuracy of 0.001 μA. The maximum permissible value of this parameter according to the technical specifications is 10 μA.

Воздействие ЭСР осуществлялось напряжением UЭСР=5000 В. При этом напряжении ЭСР UЭСР на первом цикле испытаний происходит изменение информативного параметра в пределах норм, указанных в ТУ, и катастрофических отказов не наблюдается.The impact of the ESD was carried out by a voltage of U ESR = 5000 V. At this voltage of the ESD U ESR in the first test cycle, an informative parameter changes within the limits specified in the technical specifications and no catastrophic failures are observed.

Хранение приборов проводилось в течение пяти дней в нормальных условиях, отжиг - при температуре Т=100oС в течение одного часа.Storage of devices was carried out for five days under normal conditions, annealing - at a temperature of T = 100 o C for one hour.

В таблице 1 приведены абсолютные значения информативного параметра и рассчитанные коэффициенты изменения для первого цикла испытаний. Для подтверждения правильности выбора критических значений коэффициентов изменения k1max= 200, k2min= 0,7, k3min=0,5 было произведено дополнительно еще четыре цикла типа "ЭСР-отжиг" в последовательности, описанной в п.1-4 (таблица 2).Table 1 shows the absolute values of the informative parameter and the calculated coefficients of change for the first test cycle. To confirm the correct choice of the critical values of the coefficient of change k 1 max = 200, k 2 min = 0.7, k 3 min = 0.5, an additional four more cycles of the ESR-annealing type were performed in the sequence described in paragraph 1- 4 (table 2).

Транзисторы, для которых значения коэффициентов изменения выходили за пределы указанных критических величин (в таблице 1 выделены жирным шрифтом), отказали на последующих циклах испытаний (таблица 2). Таким образом, подтверждено, что транзисторы под номерами 3, 6, 7, обладают низкой надежностью. Transistors for which the values of the change coefficients went beyond the specified critical values (shown in bold in table 1) failed in subsequent test cycles (table 2). Thus, it is confirmed that the transistors numbered 3, 6, 7 have low reliability.

Источник информации
1. Пат. России 2098839 С1, 6 G 01 R 31/26, опубл. 1997.
Sourse of information
1. Pat. Russia 2098839 C1, 6 G 01 R 31/26, publ. 1997.

Claims (1)

Способ выборочного контроля надежности транзисторов в партии, в соответствии с которым на какой-либо переход транзистора осуществляют воздействие внешнего фактора, например, подают импульсы электростатического разряда, отличающийся тем, что эти импульсы подают напряжением, в два раза превышающим допустимый по техническим условиям на транзисторы потенциал, после чего отжиг дефектов производят сначала при температуре 25±10oС в течение трех-семи дней, далее - при температуре 100÷125oС в течение одного часа, затем по предложенным формулам рассчитывают коэффициенты изменения информативного параметра, по величине которых делают вывод о степени надежности транзистора.A method for randomly monitoring the reliability of transistors in a batch, in accordance with which an external factor acts on any junction of the transistor, for example, electrostatic discharge pulses are supplied, characterized in that these pulses are supplied with a voltage that is twice the voltage allowed by the specifications for the transistors after which annealing of defects is carried out first at a temperature of 25 ± 10 o C for three to seven days, then at a temperature of 100 ÷ 125 o C for one hour, then according to the proposed formula read the change coefficients of the informative parameter, the magnitude of which concludes the degree of reliability of the transistor.
RU2001107987/09A 2001-03-26 2001-03-26 Method of selective test of reliability of transistors in lot RU2204142C2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2001107987/09A RU2204142C2 (en) 2001-03-26 2001-03-26 Method of selective test of reliability of transistors in lot

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2001107987/09A RU2204142C2 (en) 2001-03-26 2001-03-26 Method of selective test of reliability of transistors in lot

Publications (2)

Publication Number Publication Date
RU2001107987A RU2001107987A (en) 2003-03-10
RU2204142C2 true RU2204142C2 (en) 2003-05-10

Family

ID=20247600

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2001107987/09A RU2204142C2 (en) 2001-03-26 2001-03-26 Method of selective test of reliability of transistors in lot

Country Status (1)

Country Link
RU (1) RU2204142C2 (en)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2546998C2 (en) * 2012-04-19 2015-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Method of comparative test for reliability of batches of integrated circuits

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2546998C2 (en) * 2012-04-19 2015-04-10 Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования "Воронежский государственный технический университет" Method of comparative test for reliability of batches of integrated circuits

Similar Documents

Publication Publication Date Title
US5519333A (en) Elevated voltage level IDDQ failure testing of integrated circuits
US10012687B2 (en) Methods, apparatus and system for TDDB testing
EP2038668B1 (en) Semiconductor device with test structure and semiconductor device test method
KR20190042425A (en) Techniques for detecting micro-arcing occurring inside a semiconductor processing chamber
RU2204142C2 (en) Method of selective test of reliability of transistors in lot
Kruseman et al. The future of delta I/sub DDQ/testing
US20090237088A1 (en) Method for inspecting insulation property of capacitor
US7009404B2 (en) Method and device for testing the ESD resistance of a semiconductor component
US6788091B1 (en) Method and apparatus for automatic marking of integrated circuits in wafer scale testing
RU2702962C1 (en) Method for comparative evaluation of batches of semiconductor articles by reliability
JP2013120875A (en) Semiconductor wafer test method
Qerkini et al. Lifetime characterization of partial discharge properties of insulation material exposed to voltage pulse stress
RU2739480C1 (en) Method of comparative evaluation of batches of transistors by quality and reliability
US20050212650A1 (en) Device for recording laser trim progress and for detecting laser beam misalignment
RU2253168C1 (en) Method for sorting out semiconductor devices
Smeets et al. WLR Monitoring Methodology for assessing Charging Damage on Oxides thicker than 4nm using Antenna Structures
RU2242018C1 (en) Method for separating bipolar transistors on basis of stability of back currents
RU2249227C1 (en) Method for detecting potentially unstable semiconductor devices
RU2787306C1 (en) Method for comparative evaluation of the resistance of batches of integrated circuits to electrostatic discharge
CN117148091B (en) Semiconductor test method, system, terminal and storage medium
RU2258234C1 (en) Method of reliability separation of semiconductor devices
RU2234163C1 (en) Method for detecting a priori defective transistors
WO2024080148A1 (en) Method and device for manufacturing semiconductor device
RU2324194C1 (en) Method of integrated circuit division upon reliability criterion
JPS6279374A (en) Inspecting device for insulator thin film