RU2176103C1

RU2176103C1 - Parity identifier

Info

Publication number: RU2176103C1
Application number: RU2001100443A
Authority: RU
Inventors: Д.В. Андреев
Original assignee: Ульяновский государственный технический университет
Priority date: 2001-01-05
Filing date: 2001-01-05
Publication date: 2001-11-20

Abstract

FIELD: automatic control and analog computer engineering; construction of analog computer functional units, analog processors, and the like. SUBSTANCE: parity identifier has character inverter 2 and first relater incorporating comparator 5 whose output is connected to first input of Boolean EXCLUSIVE OR gate 6; second input of the latter functions as control input of first relater and output is connected to control input of make and break switches of comparator 7; outputs of these switches are interconnected to form first-relater output. First and second as well as third and fourth inputs of first relater are connected, respectively, to noninverting and inverting inputs of comparator 5 as well as to inputs of make and break switches of comparator 7. First input of first relater is grounded; third one and interconnected second and fourth inputs are connected, respectively, to output and input of character inverter 3. Newly introduced in identifier are second relater similar to first one, differential amplifier 2, and adder 4. Output and inverting input of differential amplifier 2 are connected, respectively, to input of character inverter 3 and to second input of adder 4; first input and output of the latter are connected, respectively, to output of first relater and to interconnected second and third inputs of second relater whose first and fourth inputs are grounded. Output and control input of second relater connected to control input of first relater function, respectively, as output and control input of parity identifier whose first and second data inputs are formed by inverting and noninverting inputs of differential amplifier 2, respectively. EFFECT: enlarged functional capabilities due to identifying equality of two analog signals varying with time. 1 dwg

Description

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для построения функциональных узлов аналоговых вычислительных машин, средств автоматического регулирования и управления, аналоговых процессоров и др. The invention relates to automation and analog computing and can be used to build functional units of analog computers, means of automatic regulation and control, analog processors, etc.

Известны паритетные распознаватели (см., например, рис. 5г на стр. 12 в журнале "Электронное моделирование", N 2, 1998 г.), которые идентифицируют равенство двух аналоговых сигналов (напряжений), один из которых может изменяться, а другой фиксирован во времени. There are known parity recognizers (see, for example, Fig. 5d on page 12 in the journal Electronic Modeling, N 2, 1998), which identify the equality of two analog signals (voltages), one of which can be changed, and the other is fixed in time.

К причине, препятствующей достижению указанного ниже технического результата при использовании известных паритетных распознавателей, относятся ограниченные функциональные возможности, так как эти распознаватели не обеспечивают идентификацию равенства двух изменяющихся во времени аналоговых сигналов. The reason that impedes the achievement of the technical result indicated below when using known parity recognizers includes limited functionality, since these recognizers do not provide identification of the equality of two time-varying analog signals.

Наиболее близким устройством того же назначения к заявленному изобретению по совокупности признаков является, принятый за прототип, паритетный распознаватель (патент РФ 2143733, кл. G 06 G 7/25, 1999 г.), который содержит инвертор знака и релятор, состоящий из компаратора, булевого элемента "исключающее ИЛИ", замыкающего и размыкающего ключей, и идентифицирует равенство двух аналоговых сигналов (напряжений), один из которых может изменяться, а другой фиксирован во времени. The closest device of the same purpose to the claimed invention in terms of features is the parity recognizer adopted for the prototype (RF patent 2143733, class G 06 G 7/25, 1999), which contains a sign inverter and a relator consisting of a comparator, Boolean element "exclusive OR", closing and opening keys, and identifies the equality of two analog signals (voltages), one of which can change, and the other is fixed in time.

К причине, препятствующей достижению указанного ниже технического результата при использовании прототипа, относятся ограниченные функциональные возможности, так как прототип не обеспечивает идентификацию равенства двух изменяющихся во времени аналоговых сигналов. The reason that impedes the achievement of the technical result indicated below when using the prototype is limited functionality, since the prototype does not provide identification of the equality of two time-varying analog signals.

Техническим результатом изобретения является расширение функциональных возможностей за счет обеспечения идентификации равенства двух изменяющихся во времени аналоговых сигналов. The technical result of the invention is the expansion of functionality by providing identification of the equality of two time-varying analog signals.

Указанный технический результат при осуществлении изобретения достигается тем, что в паритетном распознавателе, содержащем инвертор знака и первый релятор, который состоит из компаратора, подключенного выходом к первому входу булевого элемента "исключающее ИЛИ", второй вход которого является входом управления первого релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей, выходы которых объединены и образуют выход первого релятора, подключенного первым, вторым и третьим, четвертым входами соответственно к неинвертирующему, инвертирующему входам компаратора и входу замыкающего, входу размыкающего ключей, первый вход первого релятора заземлен, а третий и объединенные второй, четвертый входы соединены соответственно с выходом и входом инвертора знака, особенность заключается в том, что в него введены аналогичный первому второй релятор, дифференциальный усилитель и сумматор, причем выход и инвертирующий вход дифференциального усилителя соединены соответственно с входом инвертора знака и вторым входом сумматора, подключенного первым входом и выходом соответственно к выходу первого релятора и объединенным второму, третьему входам второго релятора, первый и четвертый входы которого заземлены, а выход и вход управления, подключенный к входу управления первого релятора, являются соответственно выходом и управляющим входом паритетного распознавателя, первый и второй информационные входы которого образованы соответственно инвертирующим и неинвертирующим входами дифференциального усилителя. The specified technical result during the implementation of the invention is achieved by the fact that in a parity recognizer containing a sign inverter and a first relator, which consists of a comparator connected to the first input of the exclusive OR boolean element, the second input of which is the control input of the first relay, and the output is connected with the control input of the closing and disconnecting keys, the outputs of which are combined and form the output of the first relay connected to the first, second and third, fourth inputs, respectively, to to the non-inverting, inverting inputs of the comparator and the input of the closing, input of the disconnecting keys, the first input of the first relay is grounded, and the third and combined second, fourth inputs are connected respectively to the output and input of the sign inverter, the peculiarity is that a second second relator is introduced into it, differential amplifier and adder, the output and inverting input of the differential amplifier are connected respectively to the input of the sign inverter and the second input of the adder connected to the first input and the output, respectively, to the output of the first relay and the combined second, third inputs of the second relay, the first and fourth inputs of which are grounded, and the output and control input connected to the control input of the first relay are the output and control input of the parity recognizer, the first and second information inputs which are formed respectively by the inverting and non-inverting inputs of the differential amplifier.

Проведенный заявителем анализ уровня техники, включающий поиск по патентным и научно-техническим источникам информации, и выявление источников, содержащих сведения об аналогах заявленного изобретения, позволил установить, что заявитель не обнаружил аналог, характеризующийся признаками, тождественными всем существенным признакам заявленного изобретения. Определение из перечня выявленных аналогов прототипа, как наиболее близкого по совокупности существенных признаков аналога, позволил выявить совокупность существенных по отношению к усматриваемому заявителем техническому результату отличительных признаков в заявленном устройстве, изложенных в формуле изобретения. Следовательно, заявляемое изобретение соответствует условию "новизна". The analysis of the prior art by the applicant, including a search by patent and scientific and technical sources of information, and the identification of sources containing information about analogues of the claimed invention, allowed to establish that the applicant did not find an analogue characterized by features identical to all the essential features of the claimed invention. The definition from the list of identified analogues of the prototype, as the closest in the set of essential features of the analogue, allowed to identify the set of essential distinguishing features in relation to the applicant’s technical result in the claimed device set forth in the claims. Therefore, the claimed invention meets the condition of "novelty."

Для проверки соответствия заявленного изобретения условию "изобретательский уровень" заявитель провел дополнительный поиск известных решений, чтобы выявить признаки, совпадающие с отличительными от прототипа признаками заявленного устройства. Результаты поиска показали, что заявленное изобретение не вытекает для специалиста явным образом из известного уровня техники, поскольку из уровня техники, определенного заявителем, не выявлено влияние предусматриваемых существенными признаками заявленного изобретения преобразований на достижение технического результата, в частности, заявленным изобретением не предусматриваются следующие преобразования:
- дополнение известного средства какой-либо известной частью (частями), присоединяемой (присоединяемыми) к нему по известным правилам для достижения технического результата, в отношении которого установлено влияние именно таких дополнений;
- замена какой-либо части (частей) известного средства другой известной частью для достижения технического результата, в отношении которого установлено влияние именно такой замены;
- исключение какой-либо части (элемента) средства с одновременным исключением обусловленной ее наличием функции и достижением при этом обычного для такого исключения результата;
- увеличение количества однотипных элементов для усиления технического результата, обусловленного наличием в средстве именно таких элементов;
- выполнение известного средства или его части (частей) из известного материала для достижения технического результата, обусловленного известными свойствами этого материала;
- создание средства, состоящего из известных частей, выбор которых и связь между которыми осуществлены на основании известных правил, рекомендаций, и достигаемый при этом технический результат обусловлен только известными свойствами частей этого средства и связей между ними.To verify the compliance of the claimed invention with the condition "inventive step", the applicant conducted an additional search for known solutions in order to identify signs that match the distinctive features of the claimed device from the prototype. The search results showed that the claimed invention does not derive explicitly from the prior art for the specialist, since the influence of the transformations provided for by the essential features of the claimed invention on the achievement of the technical result is not revealed from the prior art determined by the applicant, in particular, the following transformations are not provided for by the claimed invention:
- addition of a known product by any known part (s) attached to it according to known rules to achieve a technical result in respect of which the effect of such additions is established;
- replacement of any part (s) of a known product with another known part to achieve a technical result, in respect of which the effect of such a replacement is established;
- the exclusion of any part (element) of the product with the simultaneous exclusion of the function due to its presence and the achievement of the usual result for such exclusion;
- an increase in the number of elements of the same type to enhance the technical result due to the presence in the tool of just such elements;
- the implementation of a known tool or part (s) of a known material to achieve a technical result due to the known properties of this material;
- creating a tool consisting of known parts, the choice of which and the connection between them are based on known rules, recommendations, and the technical result achieved in this case is due only to the known properties of the parts of this tool and the connections between them.

Описываемое изобретение не основано на изменении количественного признака (признаков), представлении таких признаков во взаимосвязи либо изменении ее вида. Имеется в виду случай, когда известен факт влияния каждого из указанных признаков на технический результат, и новые значения этих признаков или их взаимосвязь могли быть получены исходя из известных зависимостей, закономерностей. Следовательно, заявленное изобретение соответствует условию "изобретательский уровень". The described invention is not based on a change in a quantitative characteristic (s), the presentation of such signs in relationship or a change in its appearance. This refers to the case when the fact of the influence of each of these characteristics on the technical result is known, and new values of these signs or their relationship could be obtained on the basis of known dependencies and patterns. Therefore, the claimed invention meets the condition of "inventive step".

На чертеже представлена схема предлагаемого паритетного распознавателя. The drawing shows a diagram of the proposed parity recognizer.

Паритетный распознаватель содержит первый и второй реляторы 1₁ и 1₂, дифференциальный усилитель 2, инвертор 3 знака, сумматор 4. Каждый релятор содержит компаратор 5, подключенный выходом к первому входу булевого элемента "исключающее ИЛИ" 6, второй вход которого является входом управления релятора, а выход соединен с управляющим входом замыкающего и размыкающего ключей 7₁ и 7₂, выходы которых объединены и образуют выход релятора, подключенного первым, вторым и третьим, четвертым входами соответственно к неинвертирующему, инвертирующему входам компаратора 5 и входам ключей 7₁, 7₂. Инвертирующий вход и выход усилителя 2 соединены соответственно с вторым входом сумматора 4 и объединенными вторым, четвертым входами релятора 1₁, входом инвертора 3, подключенного выходом к третьему входу релятора 1₁, первый вход которого заземлен, а выход соединен с первым входом сумматора 4, подключенного выходом к объединенным второму, третьему входам релятора 1₂, первый и четвертый входы которого заземлены, а выход и вход управления, подключенный к входу управления релятора 1₁, являются соответственно выходом и управляющим входом паритетного распознавателя, первый и второй информационные входы которого образованы соответственно инвертирующим и неинвертирующим входами усилителя 2.The parity recognizer contains the first and second relays 1 ₁ and 1 ₂ , a differential amplifier 2, an inverter 3 characters, an adder 4. Each relator contains a comparator 5 connected by an output to the first input of an exclusive OR boolean element 6, the second input of which is a relay control input , and the output is connected to the control input of the closing and opening keys 7 ₁ and 7 ₂ , the outputs of which are combined and form the output of the relator connected to the first, second and third, fourth inputs, respectively, to a non-inverting, inverting input I will give the comparator 5 and the key inputs 7 ₁ , 7 ₂ . The inverting input and output of the amplifier 2 are connected respectively to the second input of the adder 4 and the combined second, fourth inputs of the relay 1 ₁ , the input of the inverter 3, connected to the third input of the relay 1 ₁ , the first input of which is grounded, and the output is connected to the first input of the adder 4, output connected to the combined second, third inputs relator February _1, first and fourth inputs which are grounded, and an output and a control input connected to the input control relator a 1: ₁ are respectively output and a control input pairs tetnogo resolver, the first and second data inputs of which are formed by respectively inverting and non-inverting inputs of the amplifier 2.

Работа предлагаемого паритетного распознавателя осуществляется следующим образом. На его первый и второй информационные входы подаются изменяющиеся во времени однополярные (положительные или отрицательные) аналоговые сигналы (напряжения) x₁ и x₂ соответственно; на его управляющем входе фиксируется необходимый управляющий сигнал f∈{0,1}. Если на входе управления релятора присутствует логический "0" (логическая "1") и сигнал на его первом входе больше либо меньше сигнала на его втором входе, то ключ 7₁ соответственно замкнут (разомкнут) либо разомкнут (замкнут), а ключ 7₂ соответственно разомкнут (замкнут) либо замкнут (разомкнут). Таким образом, выходное напряжение предлагаемого распознавателя определяется выражением

где k _→ ∞ есть коэффициент усиления дифференциального усилителя 2.The work of the proposed parity recognizer is as follows. At its first and second information inputs, time-varying unipolar (positive or negative) analog signals (voltages) x ₁ and x _2, respectively, are supplied; at its control input, the necessary control signal f∈ {0,1} is fixed. If there is a logical “0” (logical “1”) at the control input of the relator and the signal at its first input is more or less than the signal at its second input, then key 7 _{1 is} respectively closed (open) or open (closed), and key 7 ₂ respectively open (closed) or closed (open). Thus, the output voltage of the proposed recognizer is determined by the expression

where k _ → ∞ is the gain of differential amplifier 2.

Согласно (1) предлагаемый распознаватель будет воспроизводить операцию

Здесь идентификация равенства изменяющихся во времени аналоговых сигналов x₁ и x₂ осуществляется по отличному от нуля значению x амплитудной координаты пересечения указанных сигналов.According to (1), the proposed recognizer will reproduce the operation

Here, the equality of time-varying analog signals x ₁ and x ₂ is identified by a non-zero value x of the amplitude coordinate of the intersection of these signals.

Вышеизложенные сведения позволяют сделать вывод, что предлагаемый паритетный распознаватель обладает более широкими по сравнению с прототипом функциональными возможностями, так как обеспечивает идентификацию равенства двух изменяющихся во времени аналоговых сигналов. The above information allows us to conclude that the proposed parity recognizer has a wider functionality compared to the prototype, as it provides identification of the equality of two time-varying analog signals.

Таким образом, вышеизложенные сведения свидетельствуют о выполнении при использовании заявленного устройства следующей совокупности условий:
- средство, воплощающее заявленное устройство при его осуществлении, предназначено для использования в промышленности, а именно в области автоматики и аналоговой вычислительной техники в качестве функционального узла аналоговых вычислительных машин, систем автоматического регулирования и управления, аналоговых процессоров и др.;
- для заявленного устройства в том виде, как оно охарактеризовано в независимом пункте изложенной формулы изобретения, подтверждена возможность его осуществления с помощью описанных в заявке или известных до даты приоритета средств и методов;
- средство, воплощающее заявленное изобретение при его осуществлении, способно обеспечить достижение усматриваемого заявителем технического результата.Thus, the above information indicates the following conditions are met when using the claimed device:
- a tool embodying the claimed device in its implementation, is intended for use in industry, namely in the field of automation and analog computing as a functional unit of analog computers, automatic control and control systems, analog processors, etc .;
- for the claimed device in the form described in the independent clause of the claims, the possibility of its implementation using the means and methods described in the application or known prior to the priority date is confirmed;
- a tool embodying the claimed invention in its implementation, is able to ensure the achievement of the perceived by the applicant technical result.

Следовательно, заявленное изобретение соответствует условию "промышленная применимость". Therefore, the claimed invention meets the condition of "industrial applicability".

Claims

A parity recognizer containing a sign inverter and a first relator, which consists of a comparator connected by an output to the first input of the exclusive OR boolean element, the second input of which is the control input of the first relator, and the output is connected to the control input of the closing and opening keys, the outputs of which are combined and form the output of the first relay connected to the first, second and third, fourth inputs, respectively, to the non-inverting, inverting inputs of the comparator and the input of the closing, the input is open key, the first input of the first relay is grounded, and the third and the combined second, fourth inputs are connected respectively to the output and input of the sign inverter, characterized in that a second relay, a differential amplifier and an adder similar to the first are introduced into it, the output and inverting input of a differential amplifier connected respectively to the input of the sign inverter and the second input of the adder connected to the output of the first relay and connected to the second, third inputs of the second respectively about the relator, the first and fourth inputs of which are grounded, and the control output and input connected to the control input of the first relay are the output and control input of the parity recognizer, the first and second information inputs of which are formed by the inverting and non-inverting inputs of the differential amplifier, respectively.