RU2138846C1

RU2138846C1 - Simulator up-60-500 for debugging marine digital control systems

Info

Publication number: RU2138846C1
Application number: RU98102338A
Authority: RU
Inventors: П.Б. Антонов; Г.Е. Апш; С.Н. Воронцов; Н.И. Давидчук; Е.В. Исаченко; Г.А. Коржавин; В.П. Морозов; М.М. Яковлев
Original assignee: Государственное унитарное предприятие Центральный научно-исследовательский институт "Гранит"
Priority date: 1998-02-11
Filing date: 1998-02-11
Publication date: 1999-09-27

Abstract

FIELD: device for monitoring and debugging marine digital control systems; computer engineering; simulation for control unit of shipboard weapons. SUBSTANCE: simulator includes main and additional channels. All channels have bodies which are electrically interconnected and are also connected with simulator body. EFFECT: enhanced reliability; possibility of simultaneous debugging of several marine digital control systems at minimum interference. 4 dwg

Description

Изобретение относится к вычислительной технике, а именно: к устройствам для контроля и отладки цифровых управляющих систем, и может быть использовано для имитации функционирования объекта управления, в частности, корабельного оружия. The invention relates to computer technology, namely, to devices for monitoring and debugging digital control systems, and can be used to simulate the functioning of the control object, in particular, ship weapons.

Известно устройство для контроля цифровых систем, содержащее входной и выходной регистры, шифратор, группу элементов И [1]. Данное устройство обладает ограниченными функциональными возможностями, так как не обеспечивает имитацию объекта управления. A device for monitoring digital systems containing input and output registers, an encoder, a group of elements And [1]. This device has limited functionality, as it does not simulate the control object.

Известно устройство для контроля канала ввода-ввода вычислительной машины, содержащее блок согласования информационный регистр, регистр команд, буферный регистр, дешифратор команд, группу триггеров, группу элементов И, счетчик времени и элемент задержки с соответствующими связями [2]. Данное устройство обеспечивает контроль и отладку оборудования цифровых систем при работе систем в специальном контрольном режиме. Однако, устройство обладает ограниченными функциональными возможностями, так как не обеспечивает контроль и отладку цифровых систем при работе по штатным программам в реальном масштабе времени. A device for controlling an input-input channel of a computer is provided, comprising an information register matching unit, an instruction register, a buffer register, an instruction decoder, a group of triggers, a group of AND elements, a time counter and a delay element with corresponding connections [2]. This device provides control and debugging of equipment of digital systems during the operation of systems in a special control mode. However, the device has limited functionality, since it does not provide control and debugging of digital systems when working with regular programs in real time.

Известно также устройство для отладки цифровых систем, являющееся по технической сущности наиболее близким к предлагаемому [3]. Устройство-прототип представляет собой имитатор, который содержит блок согласования, информационный регистр, регистр команд, буферный регистр, дешифратор команд, группу триггеров, группу элементов И, счетчик времени, элемент задержки, блок задания сбоев, блок задания неисправностей, блок задания признака контролируемого параметра, блок индикации, группу счетчиков сбоев, группу блоков сравнения, группу элементов НЕ, группу элементов запрета, генератор тактовых импульсов, элемент НЕ, дешифратор кода времени и блок сравнения, причем вход и выход блока согласования являются соответственно информационными входом и выходом первого канала, группа информационных выходов блока согласования соединена с группой информационных входов информационного регистра, выход "Конец приема" блока согласования соединен с входом записи информационного регистра, группа информационных выходов регистра команд соединена с группой информационных входов блока согласования, первый выход дешифратора команд соединен с входами начальной установки триггеров группы, выход каждого триггера группы соединен с первым входом соответствующего элемента И группы, группа информационных выходов информационного регистра соединена с группой информационных входов буферного регистра, группой входов дешифратора команд и первой группой входов блока сравнения, выход равенства которого соединен с входом записи буферного регистра, группа выходов блока задания признака контролируемого параметра соединена c второй группой входов блока сравнения, выходы буферного регистра соединены с входами блока индикации, каждый выход группы выходов дешифратора команд соединен со счетным входом соответствующего счетчика сбоя группы и через соответствующий элемент НЕ группы - с входом разрешения сравнения соответствующего блока сравнения группы, информационный выход каждого счетчика сбоев группы соединен с первым информационным входом соответствующего блока сравнения группы, каждый выход группы выходов блока задания сбоев соединен с вторым входом соответствующего блока сравнения группы, выход каждого блока сравнения группы соединен с входом установки в "1" соответствующего триггера группы, выход генератора тактовых импульсов соединен со счетным входом счетчика времени и через элемент НЕ - с входом стробирования дешифратора кода времени, первый выход дешифратора команд соединен с входом начальной установки счетчика времени, группа информационных выходов счетчика времени соединена с группой информационных входов дешифратора кода времени, каждый выход дешифратора кода времени соединен с вторыми входами элементов И группы, выход каждого элемента И группы соединен с прямым входом соответствующего элемента запрета группы, первый и второй выходы кода времени счетчика времени соединены с входами записи соответственно регистра команд и блока согласования, каждый выход блока задания неисправностей соединен с инверсным входом каждого элемента запрета группы, выходы которых соединены с соответствующими входами регистра команд, выход "Конец приема" блока согласования через элемент задержки соединен с входом разрешения сравнения блока сравнения и входом стробирования дешифратора команд. A device for debugging digital systems is also known, which, by its technical nature, is closest to the proposed one [3]. The prototype device is a simulator that contains a matching unit, an information register, a command register, a buffer register, a command decoder, a group of triggers, a group of AND elements, a time counter, a delay element, a fault setting unit, a fault setting unit, a parameter setting unit for a controlled parameter , an indication unit, a group of failure counters, a group of comparison units, a group of elements NOT, a group of inhibit elements, a clock generator, an element NOT, a time code decoder and a comparison unit, the input and the output of the matching unit is respectively the information input and output of the first channel, the group of information outputs of the matching unit is connected to the group of information inputs of the information register, the output "End of reception" of the matching unit is connected to the input of the information register entry, the group of information outputs of the command register is connected to the group of information inputs of the block coordination, the first output of the command decoder is connected to the inputs of the initial installation of group triggers, the output of each group trigger with connected to the first input of the corresponding element of the AND group, the group of information outputs of the information register is connected to the group of information inputs of the buffer register, the group of inputs of the command decoder and the first group of inputs of the comparison unit, the equality output of which is connected to the input of the buffer register record, the group of outputs of the parameter setting unit of the parameter to be monitored connected to the second group of inputs of the comparison unit, the outputs of the buffer register are connected to the inputs of the display unit, each output of the group of outputs is decoded A number of commands are connected to the counting input of the corresponding group failure counter and through the corresponding element of the NOT group to the comparison permission input of the corresponding group comparison unit, the information output of each group failure counter is connected to the first information input of the corresponding group comparison unit, each output of the group of outputs of the failure task unit is connected with the second input of the corresponding group comparison unit, the output of each group comparison unit is connected to the installation input in "1" of the corresponding trigger Py, the output of the clock generator is connected to the counting input of the time counter and through the element NOT to the gating input of the time code decoder, the first output of the command decoder is connected to the input of the initial setting of the time counter, the group of information outputs of the time counter is connected to the group of information inputs of the time code decoder, each output of the time code decoder is connected to the second inputs of the AND elements of the group, the output of each AND element is connected to the direct input of the corresponding group prohibition element s, the first and second outputs of the time code of the time counter are connected to the recording inputs of the command register and the matching block, respectively, each output of the fault unit is connected to the inverse input of each group inhibit element, the outputs of which are connected to the corresponding inputs of the command register, the “End of reception” block output coordination through the delay element is connected to the input of the resolution of the comparison of the comparison unit and the gate input of the decoder commands.

Устройство-прототип позволяет контролировать управляющие цифровые системы и, кроме этого, обладает более широкими функциональными возможностями за счет обеспечения режима контроля и отладки управляющей цифровой системы, работающей по штатным программам в реальном масштабе времени. Устройство позволяет отображать информацию, передаваемую управляющей цифровой системой в объект управления, и проводить отладку системы при имитации сбоев и отказов объекта управления. The prototype device allows you to control digital control systems and, in addition, has wider functionality by providing a control mode and debugging of a digital control system that runs on regular programs in real time. The device allows you to display information transmitted by the control digital system to the control object, and to debug the system when simulating failures and failures of the control object.

Недостатком устройства-прототипа является возможность имитации только одного объекта управления. The disadvantage of the prototype device is the ability to simulate only one control object.

Задачей изобретения является создание высоконадежного многоканального имитатора для отладки корабельных цифровых управляющих систем. The objective of the invention is to provide a highly reliable multichannel simulator for debugging ship digital control systems.

Технический результат изобретения заключается в том, что предлагаемый имитатор позволяет простыми средствами производить отладку нескольких корабельных цифровых управляющих систем независимо друг от друга с минимальными взаимными помехами, не требует специальных нештатных команд от управляющих систем, реализует режим контроля и отладки цифровых управляющих систем, работающих по штатным программам в реальном масштабе времени, позволяет отображать информацию, передаваемую управляющих цифровых систем в объекты управления, и проводить отладку систем при имитации сбоев и отказов объектов управления. The technical result of the invention is that the proposed simulator allows simple means to debug several ship digital control systems independently from each other with minimal mutual interference, does not require special contingency commands from control systems, implements a control and debug mode of digital control systems operating on standard real-time programs, allows you to display information transmitted by control digital systems to control objects, and conduct s debugging systems for simulating faults and failures of control objects.

Указанная задача решается тем, что в имитатор для отладки корабельных цифровых управляющих систем, содержащий первый канал, включающий блок согласования, информационный регистр, регистр команд, буферный регистр, дешифратор команд, группу триггеров, группу элементов И, счетчик времени, элемент задержки, блок задания сбоев, блок задания неисправностей, блок задания признака контролируемого параметра, блок индикации, группу счетчиков сбоев, группу блоков сравнения, группу элементов НЕ, группу элементов запрета, генератор тактовых импульсов, элемент НЕ, дешифратор кода времени и блок сравнения, причем вход и выход блока согласования являются соответственно информационными входом и выходом первого канала, группа информационных выходов блока согласования соединена с группой информационных входов информационного регистра, выход "Конец приема" блока согласования соединен с входом записи информационного регистра, группа информационных выходов регистра команд соединена с группой информационных входов блока согласования, первый выход дешифратора команд соединен с входами начальной установки триггеров группы, выход каждого триггера группы соединен с первым входом соответствующего элемента И группы, группа информационных выходов информационного регистра соединена с группой информационных входов буферного регистра, группой входов дешифратора команд и первой группой входов блока сравнения, выход равенства которого соединен с входом записи буферного регистра, группа выходов блока задания признака контролируемого параметра соединена с второй группой входов блока сравнения, выходы буферного регистра соединены с входами блока индикации, каждый выход группы выходов дешифратора команд соединен со счетным входом соответствующего счетчика сбоя группы и через соответствующий элемент НЕ группы - с входом разрешения сравнения соответствующего блока сравнения группы, информационный выход каждого счетчика сбоев группы соединен с первым информационным входом соответствующего блока сравнения группы, каждый выход группы выходов блока задания сбоев соединен со вторым входом соответствующего блока сравнения группы, выход каждого блока сравнения группы соединен с входом установки в "1" соответствующего триггера группы, выход генератора тактовых импульсов соединен со счетным входом счетчика времени и через элемент НЕ - с входом стробирования дешифратора кода времени, первый выход дешифратора команд соединен с входом начальной установки счетчика времени, группа информационных выходов счетчика времени соединена с группой информационных входов дешифратора кода времени, каждый выход дешифратора кода времени соединен с вторыми входами элементов И группы, выход каждого элемента И группы соединен с прямым входом соответствующего элемента запрета группы, первый и второй выходы кода времени счетчика времени соединены с входами записи соответственно регистра команд и блока согласования, каждый выход блока задания неисправностей соединен с инверсным входом каждого элемента запрета группы, выходы которых соединены с соответствующими входами регистра команд, выход "Конец приема" блока согласования через элемент задержки соединен с входом разрешения сравнения блока сравнения и входом стробирования дешифратора команд, введены дополнительные каналы, каждый из которых включает блок согласования данного канала, информационный регистр данного канала, регистр команд данного канала, буферный регистр данного канала, дешифратор команд данного канала, группу триггеров данного канала, группу элементов И данного канала, счетчик времени данного канала, элемент задержки данного канала, блок задания сбоев данного канала, блок задания неисправностей данного канала, блок задания признака контролируемого параметра данного канала, блок индикации данного канала, группу счетчиков сбоев данного канала, группу блоков сравнения данного канала, группу элементов НЕ данного канала, группу элементов запрета данного канала, генератор тактовых импульсов данного канала, элемент НЕ данного канала, дешифратор кода времени данного канала и блок сравнения данного канала, причем вход и выход блока согласования данного канала являются соответственно информационными входом и выходом данного канала, группа информационных выходов блока согласования данного канала соединена с группой информационных входов информационного регистра данного канала, выход "Конец приема" блока согласования данного канала соединен с входом записи информационного регистра данного канала, группа информационных выходов регистра команд данного канала соединена с группой информационных входов блока согласования данного канала, первый выход дешифратора команд данного канала соединен с входами начальной установки триггеров группы данного канала, выход каждого триггера группы данного канала соединен с первым входом соответствующего элемента И группы данного канала, группа информационных выходов информационного регистра данного канала соединена с группой информационных входов буферного регистра данного канала, группой входов дешифратора команд данного канала и первой группой входов блока сравнения данного канала, выход равенства которого соединен с входом записи буферного регистра данного канала, группа выходов блока задания признака контролируемого параметра данного канала соединена с второй группой входов блока сравнения данного канала, выходы буферного регистра данного канала соединены с входами блока индикации данного канала, каждый выход группы выходов дешифратора команд данного канала соединен со счетным входом соответствующего счетчика сбоя группы данного канала и через соответствующий элемент НЕ группы данного канала - с входом разрешения сравнения соответствующего блока сравнения группы данного канала, информационный выход каждого счетчика сбоев группы данного канала соединен с первым информационным входом соответствующего блока сравнения группы данного канала, каждый выход группы выходов блока задания сбоев данного канала соединен с вторым входом соответствующего блока сравнения группы данного канала, выход каждого блока сравнения группы данного канала соединен с входом установки в "1" соответствующего триггера группы данного канала, выход генератора тактовых, импульсов данного канала соединен со счетным входом счетчика времени данного канала и через элемент НЕ данного канала - с входом стробирования дешифратора кода времени данного канала, выход дешифратора команд данного канала соединен с входом начальной установки счетчика времени данного канала, группа информационных выходов счетчика времени данного канала соединена с группой информационных входов дешифратора кода времени данного канала, каждый выход дешифратора кода времени данного канала соединен со вторыми входами элементов И группы данного канала, выход каждого элемента И группы данного канала соединен с прямым входом соответствующего элемента запрета группы данного канала, первый и второй выходы кода времени счетчика времени данного канала соединены с входами записи соответственно регистра команд данного канала и блока согласования данного канала, каждый выход блока задания неисправностей данного канала соединен с инверсным входом каждого элемента запрета группы данного канала, выходы которых соединены с соответствующими входами регистра команд данного канала, выход "Конец приема" блока согласования данного канала через элемент задержки данного канала соединен с входом разрешения сравнения блока сравнения данного канала и входом стробирования дешифратора команд данного канала, первый канал и дополнительные каналы имеют корпуса, которые электрически соединены между собой и корпусом имитатора для отладки корабельных цифровых управляющих систем, а шины нулевого потенциала первого канала и дополнительных каналов выполнены с возможностью электрического соединения между собой, например, с помощью электроразъема. This problem is solved by the fact that in the simulator for debugging ship digital control systems containing the first channel, including the matching unit, information register, command register, buffer register, command decoder, trigger group, group of AND elements, time counter, delay element, task block faults, fault assignment block, parameter sign of the monitored parameter, indication unit, group of failure counters, group of comparison blocks, group of elements NOT, group of inhibit elements, clock generator , an element is NOT, a time code decoder and a comparison unit, the input and output of the matching unit being respectively the input and output of the first channel, the group of information outputs of the matching unit is connected to the group of information inputs of the information register, the output “End of reception” of the matching unit is connected to the recording input information register, the group of information outputs of the command register is connected to the group of information inputs of the matching unit, the first output of the command decoder is connected to the inputs of initial setting of group triggers, the output of each group trigger is connected to the first input of the corresponding element of the group AND, the group of information outputs of the information register is connected to the group of information inputs of the buffer register, the group of inputs of the decoder commands and the first group of inputs of the comparison unit, the equality output of which is connected to the input of the buffer record register, the group of outputs of the unit for setting the sign of the controlled parameter is connected to the second group of inputs of the comparison unit, the outputs of the buffer register are connected are connected to the inputs of the display unit, each output of the group of outputs of the decoder of the commands is connected to the counting input of the corresponding counter of the group failure and through the corresponding element of the group NOT to the input of the permission to compare the corresponding unit of comparison of the group, the information output of each counter of the group failure is connected to the first information input of the corresponding comparison unit groups, each output of the group of outputs of the failure task unit is connected to the second input of the corresponding group comparison unit, the output of each comparison unit the group is connected to the installation input in “1” of the corresponding group trigger, the output of the clock generator is connected to the counting input of the time counter and through the element NOT to the gating input of the time code decoder, the first output of the command decoder is connected to the input of the initial time counter setup, the group of information outputs the time counter is connected to the group of information inputs of the time code decoder, each output of the time code decoder is connected to the second inputs of the elements AND groups, the output of each element And gr UPP is connected to the direct input of the corresponding element of the group inhibit, the first and second outputs of the time code of the time counter are connected to the recording inputs of the command register and the matching unit, respectively, each output of the fault setting unit is connected to the inverse input of each group inhibit element, the outputs of which are connected to the corresponding register inputs commands, the output "End of reception" of the matching unit through the delay element is connected to the input of the resolution of the comparison of the comparison unit and the gate input of the decoder commands additional channels have been introduced, each of which includes a matching unit for a given channel, an information register for a given channel, a command register for a given channel, a buffer register for a given channel, an decoder for commands of a given channel, a group of triggers for a given channel, a group of elements of this channel, a time counter of this channel, an element delays of this channel, block for setting failures of this channel, block for setting malfunctions of this channel, block for setting the sign of the monitored parameter of this channel, block for indicating this channel, pnp failure counters of a given channel, a group of comparison blocks of a given channel, a group of elements of NOT a given channel, a group of ban elements of a given channel, a clock pulse generator of a given channel, an element of NOT a given channel, a time code decoder of a given channel, and a comparison block of this channel, with input and output the matching unit of this channel are respectively the information input and output of this channel, the group of information outputs of the matching unit of this channel is connected to the group of information inputs of information the ion register of this channel, the end of reception output of the matching unit of this channel is connected to the input of the information register of this channel, the group of information outputs of the command register of this channel is connected to the group of information inputs of the matching unit of this channel, the first output of the decoder of this channel is connected to the inputs of the initial setting triggers for a group of a given channel, the output of each trigger for a group of this channel is connected to the first input of the corresponding element AND of a group of this channel, group pa information outputs of the information register of this channel is connected to the group of information inputs of the buffer register of this channel, the group of inputs of the decoder commands of this channel and the first group of inputs of the comparison unit of this channel, the equality output of which is connected to the input of the buffer register of this channel, the group of outputs of the control attribute setting block the parameter of this channel is connected to the second group of inputs of the comparison unit of this channel, the outputs of the buffer register of this channel are connected to the input By the display unit of this channel, each output of the group of outputs of the decoder of the commands of this channel is connected to the counting input of the corresponding group counter of a given channel and through the corresponding element of the group of this channel NOT to the comparison enable input of the corresponding group comparison block of this channel, the information output of each group failure counter of this channel is connected to the first information input of the corresponding group comparison unit of this channel, each output of the group of outputs of the failure task unit is given channel is connected to the second input of the corresponding group comparison unit for this channel, the output of each group comparison unit for this channel is connected to the setting input “1” of the corresponding group trigger for this channel, the output of the clock, pulse generator of this channel is connected to the counting input of the time counter of this channel and through the element NOT of this channel - with the input of the gating of the decoder of the time code of this channel, the output of the decoder of the commands of this channel is connected to the input of the initial setting of the time counter about the channel, the group of information outputs of the time counter of this channel is connected to the group of information inputs of the decoder of the time code of this channel, each output of the decoder of the time code of this channel is connected to the second inputs of the elements AND groups of this channel, the output of each element And the groups of this channel is connected to the direct input of the corresponding of a ban element of a given channel group, the first and second outputs of the time code of the time counter of this channel are connected to the recording inputs of the corresponding register of commands of this Alarms and block matching this channel, each output of the unit for setting the faults of this channel is connected to the inverse input of each element of the ban group of this channel, the outputs of which are connected to the corresponding inputs of the command register of this channel, the output "End of reception" block matching this channel through the delay element of this channel connected to the comparison enable input of the comparison unit of this channel and the gating input of the command decoder of this channel, the first channel and additional channels have cases that e are electrically connected to each other and the simulator body for debugging ship digital control systems, and the buses of zero potential of the first channel and additional channels are made with the possibility of electrical connection to each other, for example, using an electrical connector.

На фиг. 1 - изображена схема имитатора для отладки корабельных цифровых управляющих систем; на фиг. 2 - пример реализации блока согласования; на фиг. 3 - пример реализации блока сравнения; на фиг. 4 - схема первого дополнительного канала. In FIG. 1 - shows a circuit simulator for debugging ship digital control systems; in FIG. 2 is an example implementation of a matching unit; in FIG. 3 is an example implementation of a comparison unit; in FIG. 4 is a diagram of a first additional channel.

На фиг. 1 обозначены:
1 - блок согласования первого канала,
2 - информационный регистр первого канала,
3 - регистр команд первого канала,
4 - дешифратор команд первого канала,
5 - буферный регистр первого канала,
6 - счетчик времени первого канала,
7 - триггеры первого канала,
8 - элементы И первого канала,
9 - блок задания признака контролируемого параметра первого канала,
10 - блок сравнения первого канала,
11 - блок индикации первого канала,
12 - генератор тактовых импульсов первого канала,
13 - блок задания сбоев первого канала,
14 - блоки сравнения первого канала,
15 - счетчики сбоев первого канала,
16 - элементы НЕ первого канала,
17 - дешифратор кода времени первого канала,
18 - элемент НЕ первого канала,
19 - элемент задержки первого канала,
20 - блок задания неисправностей первого канала,
21 - элементы запрета первого канала,
22 - вход первого канала,
23 - выход первого канала,
24 - шина нулевого потенциала первого канала,
25 - электроразъем первого канала,
26 - корпус первого канала,
27 - первый канал,
28₁,..., 28_N - дополнительные каналы,
29₁,..., 29_N - корпуса дополнительных каналов,
30 - корпус имитатора для отладки для отладки корабельных цифровых управляющих систем,
На фиг. 2 обозначены:
31 - преобразователь последовательного кода в параллельный,
32 - преобразователь параллельного кода в последовательный,
33 - входной формирователь,
34 - выходной формирователь,
На фиг. 3 обозначены:
35 - группа элементов равнозначности,
36 - элемент И.In FIG. 1 marked:
1 - block matching the first channel,
2 - information register of the first channel,
3 - command register of the first channel,
4 - decoder commands of the first channel,
5 - buffer register of the first channel,
6 - time counter of the first channel,
7 - triggers of the first channel,
8 - elements of the first channel,
9 - block specifying the characteristic of the controlled parameter of the first channel,
10 is a block comparing the first channel,
11 - display unit of the first channel,
12 is a clock generator of the first channel,
13 - block job failures of the first channel,
14 - blocks comparing the first channel,
15 - failure counters of the first channel,
16 - elements are NOT the first channel,
17 - decoder time code of the first channel,
18 - element is NOT the first channel,
19 is a delay element of the first channel,
20 is a block for setting faults of the first channel,
21 - elements of the prohibition of the first channel,
22 - input of the first channel,
23 - output of the first channel,
24 - bus zero potential of the first channel,
25 - electrical connector of the first channel,
26 - the housing of the first channel,
27 - the first channel
28 ₁ , ..., 28 _N - additional channels,
29 ₁ , ..., 29 _N - housing additional channels,
30 - simulator housing for debugging for debugging ship digital control systems,
In FIG. 2 are indicated:
31 - serial to parallel converter,
32 - a parallel to serial code converter,
33 - input shaper,
34 - output driver
In FIG. 3 are indicated:
35 is a group of elements of equivalence,
36 - element I.

На фиг. 4 обозначены:
1₁ - блок согласования первого дополнительного канала,
2₁ - информационный регистр первого дополнительного канала,
3₁ - регистр команд первого дополнительного канала,
4₁ - дешифратор команд первого дополнительного канала,
5₁ - буферный регистр первого дополнительного канала,
6₁ - счетчик времени первого дополнительного канала,
7₁ - триггеры первого дополнительного канала,
8₁ - элементы И первого дополнительного канала
9₁ - блок задания признака контролируемого параметра первого дополнительного канала,
10₁ - блок сравнения первого дополнительного канала,
11₁ - блок индикации первого дополнительного канала,
12₁ - генератор тактовых импульсов первого дополнительного канала,
13₁ - блок задания сбоев первого дополнительного канала,
14₁ - блоки сравнения первого дополнительного канала,
15₁ - счетчики сбоев первого дополнительного канала,
16₁ - элементы НЕ первого дополнительного канала,
17₁ - дешифратор кода времени первого дополнительного канала,
18₁ - элемент НЕ первого дополнительного канала,
19₁ - элемент задержки первого дополнительного канала,
20₁ - блок задания неисправностей первого дополнительного канала.In FIG. 4 are indicated:
1 ₁ - block matching the first additional channel,
2 ₁ - information register of the first additional channel,
3 ₁ - the register of commands of the first additional channel,
4 ₁ - decoder commands the first additional channel,
5 ₁ - buffer register of the first additional channel,
6 ₁ - time counter of the first additional channel,
7 ₁ - triggers of the first additional channel,
8 ₁ - And elements of the first additional channel
9 ₁ - block specifying the characteristic of the controlled parameter of the first additional channel,
10 ₁ - block comparing the first additional channel,
11 ₁ - display unit of the first additional channel,
12 ₁ - clock generator of the first additional channel,
13 ₁ - block job failures of the first additional channel,
14 ₁ - blocks comparing the first additional channel,
15 ₁ - failure counters of the first additional channel,
16 ₁ - NOT elements of the first additional channel,
17 ₁ - decoder time code of the first additional channel,
18 ₁ - the element is NOT the first additional channel,
19 ₁ - delay element of the first additional channel,
20 ₁ - block assignment of faults of the first additional channel.

21₁ - элементы запрета первого дополнительного канала,
22₁ - вход первого дополнительного канала,
23₁ - выход первого дополнительного канала,
24₁ - шина нулевого потенциала первого дополнительного канала,
25₁ - электроразъем первого дополнительного канала,
Первый канал 27 предлагаемого имитатора содержит (фиг. 1) блок 1 согласования, информационный регистр 2, регистр 3 команд, дешифратор 4 команд, буферный регистр 5, счетчик 6 времени, группу триггеров 7, группу элементов И 8, блок 9 задания признака контролируемого параметра, блок 10 сравнения, блок 11 индикации, генератор 12 тактовых импульсов, блок 13 задания сбоев, группу блоков 14 сравнения, группу счетчиков 15 сбоев, группу элементов НЕ 16, дешифратор 17 кода времени, элемент НЕ 18, элемент 19 задержки, блок 20 задания неисправностей, группу элементов 21 запрета, вход 22 и выход 23 первого канала 27.21 ₁ - elements of the prohibition of the first additional channel,
22 ₁ - input of the first additional channel,
23 ₁ - output of the first additional channel,
24 ₁ - bus zero potential of the first additional channel,
25 ₁ - electrical connector of the first additional channel,
The first channel 27 of the proposed simulator contains (Fig. 1) a matching unit 1, an information register 2, a command register 3, a command decoder 4, a buffer register 5, a time counter 6, a group of triggers 7, a group of elements And 8, a block 9 for setting the characteristic of the controlled parameter , comparison unit 10, indication unit 11, clock generator 12, failure set unit 13, group of comparison units 14, group of 15 failure counters, group of elements NOT 16, time code decoder 17, element NOT 18, delay element 19, task unit 20 faults, group of elements 21 and, inlet 22 and outlet 23 of the first channel 27.

Блок 1 согласования содержит (фиг. 2) преобразователь 31 последовательного кода в параллельный, преобразователь 32 параллельного кода в последовательный, входной формирователь 33, выходной формирователь 34. The coordination unit 1 contains (Fig. 2) a serial-to-parallel-code converter 31, a parallel-code-to-serial converter 32, an input driver 33, an output driver 34.

Блоки 10 и 14 сравнения содержат (см. фиг. 3) группу элементов 35 равнозначности и элемент И 36. Blocks 10 and 14 of the comparison contain (see Fig. 3) a group of elements 35 equivalence and element And 36.

Первый канал через электроразъем 25 соединен своим входом 22 и выходом 23 соответственно с выходом и входом корабельной цифровой управляющей системы, которые предназначены для стыковки с объектом управления. The first channel through the electrical connector 25 is connected by its input 22 and output 23, respectively, with the output and input of the ship's digital control system, which are designed for docking with the control object.

Блок 1 согласования предназначен для организации обмена информацией между устройством и управляющей цифровой системой. Формирователи 33 и 34 предназначены для согласования уровней и временных характеристик сигналов в линии связи, например, двухполярных трехуровневых сигналов межсистемного интерфейса с уровнями и временными характеристиками сигналов логических элементов. Преобразователи 31 и 32 кодов предназначены для организации обмена последовательными кодами. Информационный вход блока 1 согласования является входом входного формирователя 33, выход которого соединен с входом преобразователя 31 последовательного кода в параллельный, группа выходов преобразователя 31 является группой выходов блока 1 согласования, а управляющий выход преобразователя 31 является управляющим выходом блока 1 согласования. Группа входов блока 1 согласования является группой входов преобразователя 32 параллельного кода в последовательный, выход которого соединен через выходной формирователь 34 с информационным выходом блока 1 согласования, а управляющий вход преобразователя 32 является управляющим входом блока 1. Block 1 coordination is designed to organize the exchange of information between the device and the control digital system. Shapers 33 and 34 are designed to match the levels and time characteristics of signals in the communication line, for example, bipolar three-level signals of the intersystem interface with the levels and time characteristics of the signals of logic elements. Converters 31 and 32 codes are designed to organize the exchange of serial codes. The information input of the matching unit 1 is the input of the input driver 33, the output of which is connected to the input of the serial code converter 31 in parallel, the output group of the converter 31 is the output group of the matching unit 1, and the control output of the converter 31 is the control output of the matching unit 1. The group of inputs of the matching unit 1 is a group of inputs of the parallel code to serial converter 32, the output of which is connected through the output driver 34 to the information output of the matching unit 1, and the control input of the converter 32 is the control input of the block 1.

Информационный регистр 2 предназначен для запоминания командной и числовой информации, поступающей в устройство из управляющей цифровой системы. Группа входов информационного регистра 2 соединена с группой информационных выходов блока 1 согласования. Information register 2 is intended for storing command and numerical information coming into the device from the control digital system. The group of inputs of the information register 2 is connected to the group of information outputs of the block 1 approval.

Буферный регистр 5 предназначен для запоминания кодов, выводимых на индикацию. Группа выходов буферного регистра 5 соединена с группой входов блока 11 индикации. The buffer register 5 is intended for storing codes displayed on the display. The group of outputs of the buffer register 5 is connected to the group of inputs of the block 11 indication.

Дешифратор 4 команд предназначен для расшифровки командной информации, поступающей из управляющей цифровой системы. Выход дешифратора 4 команд соединен с входами начальной установки группы триггеров 7, группы счетчиков 15 сбоев и счетчика б времени, а группа выходов дешифратора 4 команд соединена с входами группы элементов НЕ 16 и счетными входами группы счетчиков 15 сбоев. The decoder 4 commands is designed to decrypt the command information coming from the control digital system. The output of the decoder 4 commands is connected to the inputs of the initial installation of the group of triggers 7, the group of counters 15 failures and the counter b of time, and the group of outputs of the decoder 4 teams is connected to the inputs of the group of elements NOT 16 and the counting inputs of the group of counters 15 failures.

Счетчик 6 времени предназначен для формирования кодов временных интервалов и последовательностей импульсов различной частоты для синхронизации работы блоков устройства. Группа выходов счетчика 6 времени соединена с группой входов дешифратора 17 кода времени, а первый и второй выходы счетчика 6 соединены соответственно с управляющими входами регистра 3 команд и блока 1 согласования. The time counter 6 is designed to generate codes of time intervals and pulse sequences of different frequencies to synchronize the operation of the blocks of the device. The group of outputs of the time counter 6 is connected to the group of inputs of the decoder 17 time code, and the first and second outputs of the counter 6 are connected respectively to the control inputs of the register 3 teams and block 1 coordination.

Группа триггеров 7 предназначена для запоминания команд, поступающих из управляющей цифровой системы. Выходы триггеров 7 соединены с первыми входами элементов И 8. Trigger group 7 is designed to memorize the commands coming from the control digital system. The outputs of the triggers 7 are connected to the first inputs of the elements And 8.

Группа элементов И 8 предназначена для формирования сигналов состояния управления при наличии соответствующих сигналов на выходах триггеров 7 и группы дешифратора 17 кода времени. Выходы группы элементов И 8 соединены с информационными входами элементов 21 запрета. The group of elements And 8 is designed to generate control status signals in the presence of corresponding signals at the outputs of the triggers 7 and the group of the decoder 17 time code. The outputs of the group of elements And 8 are connected to the information inputs of the elements 21 prohibition.

Блок 9 предназначен для установки признаковой части контролируемого параметра. Блок 13 предназначен для установки типа и кратности имитируемых сбоев функционирования объекта управления при приеме команд от управляющей цифровой системы. Блок 20 предназначен для установки типа имитируемой неисправности объекта управления. Блоки 9, 13, 20 конструктивно представляют собой, например, клавиатуру. Block 9 is designed to set the feature part of the controlled parameter. Block 13 is designed to set the type and frequency of simulated malfunctions of the control object when receiving commands from the control digital system. Block 20 is designed to set the type of simulated malfunction of the control object. Blocks 9, 13, 20 constructively represent, for example, a keyboard.

Блок 10 сравнения предназначен для формирования сигнала записи в буферный регистр 5 при совпадении признаковой части параметра или команды, передаваемой из управляющей цифровой системы, с кодом признака, установлены на блоке 9. Выход блока сравнения соединен с управляющим входом буферного регистра 5, а вторая группа входов блока 10 сравнения соединена с группой выходов клавиатуры индикации. Блоки 10 и 14 сравнения содержат группу элементов 35 равнозначности и элемент И 36, причем первые входы группы элементов равнозначности образуют первую группу входов блока сравнения, вторые входы группы элементов 35 равнозначности образуют вторую группу входов блока сравнения, выходы группы элементов 35 равнозначности соединены с группой входов элемента И 36, выход которого является выходом блока сравнения, а один из входов элемента И 36 является входом стробирования блока сравнения. The comparison unit 10 is designed to generate a write signal to the buffer register 5 when the attribute part of the parameter or command transmitted from the control digital system coincides with the attribute code, are installed on block 9. The output of the comparison unit is connected to the control input of the buffer register 5, and the second group of inputs block 10 comparison is connected to the group of outputs of the keyboard display. Blocks 10 and 14 of the comparison contain a group of elements of 35 equivalence and the element And 36, with the first inputs of the group of elements of equivalence form the first group of inputs of the comparison block, the second inputs of the group of elements of 35 equivalence form the second group of inputs of the comparison block, the outputs of the group of elements of 35 equivalence are connected to the group of inputs the And 36 element, the output of which is the output of the comparison unit, and one of the inputs of the And 36 element is the gating input of the comparison unit.

Блок 11 индикации предназначен для наглядного отображения контролируемых параметров. Блок 11 индикации содержит индикаторы, например светодиоды, один вывод которых соединен с полюсом источника питания устройства, а другой - с группой входов блока 11 индикации. Группа входов блока 11 индикации соединена с группой выходов буферного регистра 5. The display unit 11 is intended for visual display of controlled parameters. The display unit 11 contains indicators, for example LEDs, one output of which is connected to the pole of the device’s power source, and the other to the group of inputs of the display unit 11. The group of inputs of the display unit 11 is connected to the group of outputs of the buffer register 5.

Группа счетчиков 15 сбоев предназначена для счета циклов выдачи команд из управляющей цифровой системы. Счетные входы счетчиков 15 сбоев соединены с группой выходов дешифратора 4 команд. The group of 15 failure counters is designed to count the cycles of issuing commands from the control digital system. The counting inputs of the counters 15 failures are connected to the group of outputs of the decoder 4 teams.

Группа блоков 14 сравнения предназначена для формирования сигналов прохождения команд при совпадении сигналов от счетчиков 15 сбоев и блока 13. Первые группы входов блоков 14 сравнения соединены с выходами счетчиков 15 сбоев, а их выходы соединены с единичными входами группы триггеров 7. The group of comparison blocks 14 is designed to generate signals of the passage of commands when the signals from the counters 15 failures and block 13. The first groups of inputs of the comparison blocks 14 are connected to the outputs of the counters 15 failures, and their outputs are connected to the unit inputs of the trigger group 7.

Группа элементов 21 запрета предназначена для блокировки сигналов состояния объекта управления при наличии соответствующих сигналов от блока 20. Управляющие входы элементов 21 запрета соединены с выходами блока 20. Выходы элементов 21 запрета соединены с группой входов регистра 3 команд. The group of prohibition elements 21 is designed to block the state signals of the control object in the presence of corresponding signals from block 20. The control inputs of the prohibition elements 21 are connected to the outputs of block 20. The outputs of the prohibition elements 21 are connected to the group of inputs of the register 3 teams.

Генератор 12 импульсов предназначен для формирования импульсов базовой частоты. Выход генератора тактовых импульсов соединен с входом элемента НЕ 18 и с счетным входом счетчика 6 времени. The pulse generator 12 is designed to generate pulses of the base frequency. The output of the clock generator is connected to the input of the element NOT 18 and to the counting input of the time counter 6.

Дешифратор 17 кода времени предназначен для формирования сигналов временных интервалов. Группа выходов дешифратора кода времени соединена с вторыми входами группы элементов И 8. The decoder 17 time code is designed to generate signals of time intervals. The group of outputs of the time code decoder is connected to the second inputs of the group of elements And 8.

Инвертор 18 предназначен для формирования сигнала стробирования дешифратора 17 кода времени. Выход элемента НЕ 18 соединен с входом стробирования дешифратора 17 кода времени. The inverter 18 is designed to generate a gating signal of the time code decoder 17. The output of the element NOT 18 is connected to the gate input of the time code decoder 17.

Группа элементов НЕ 16 предназначена для формирования сигналов стробирования блоков 14 сравнения. Выходы инверторов 16 соединены с входами стробирования блоков 14 сравнения. The group of elements NOT 16 is intended for generating gating signals of the comparison blocks 14. The outputs of the inverters 16 are connected to the gating inputs of the comparison units 14.

Элемент 19 задержки предназначен для задержки сигнала конца приема с управляющего выхода блока 1 согласования и формирования сигнала стробирования дешифратора 4 команд и блока 10 сравнения. Вход элемента 19 задержки соединен с управляющим выходом блока 1 согласования, а выход соединен с входами стробирования дешифратора 4 команд и блока 10 сравнения. The delay element 19 is designed to delay the signal at the end of reception from the control output of the matching unit 1 and generating a gating signal of the decoder 4 commands and the comparison unit 10. The input of the delay element 19 is connected to the control output of the matching unit 1, and the output is connected to the gating inputs of the decoder 4 commands and the comparison unit 10.

Дополнительные каналы 28₁,..., 28_N выполнены по схеме (см. фиг. 4), аналогичной схеме первого канала 27. Блоки 1, 10 и 14 в каналах 28₁,...,28_N выполнены так же, как и в первом канале 27. На фиг. 2 и фиг. 3 шина 24 нулевого потенциала условно не показана. На фиг. 1 и фиг. 4 шина 24 (24₁) нулевого потенциала показана только один раз.Additional channels 28 ₁ , ..., 28 _{N are} made according to the scheme (see Fig. 4), similar to the scheme of the first channel 27. Blocks 1, 10 and 14 in channels 28 ₁ , ..., 28 _{N are} made in the same way and in the first channel 27. In FIG. 2 and FIG. 3 bus 24 zero potential conditionally not shown. In FIG. 1 and FIG. 4 bus 24 (24 ₁ ) zero potential is shown only once.

Корпус 26 первого канала 27, а также корпуса 29₁,...,29_N дополнительных каналов 28₁, ..., 28_N электрически соединены между собой и корпусом 30 имитатора.The housing 26 of the first channel 27, as well as the housing 29 ₁ , ..., 29 _{N of the} additional channels 28 ₁ , ..., 28 _{N are} electrically connected to each other and the housing 30 of the simulator.

Шины 24, 24₁, . ..,24_N всех каналов в процессе эксплуатации могут быть соединены между собой внешними проводниками через разъемы, клеммы и т.п. элементы.Tires 24, 24 ₁ ,. .., 24 _{N of} all channels during operation can be interconnected by external conductors through connectors, terminals, etc. elements.

Имитатор работает следующим образом. The simulator works as follows.

Для обеспечения контроля и отладки корабельной цифровой вычислительной системы к ней подключают предлагаемый имитатор. To ensure control and debugging of the ship's digital computer system, the proposed simulator is connected to it.

Рассмотрим работу первого канала 27. Consider the operation of the first channel 27.

На вход блока 1 согласования через информационный вход 22 первого канала 22 поступают последовательные коды параметров и команд, передаваемые цифровой управляющей системой в объект управления. At the input of the coordination unit 1, through the information input 22 of the first channel 22, serial codes of parameters and commands are transmitted that are transmitted by the digital control system to the control object.

Хранение параллельного кода во время цикла преобразования последовательного кода в параллельный осуществляется информационным регистром 2. Запись кода в информационный регистр осуществляется по сигналу конца приема, поступающему с управляющего выхода преобразователя 24 последовательного кода в параллельный. Для контроля информации, выводимой из управляющей цифровой системы, на блоке 9 устанавливается код признаковой части контролируемого параметра или команды. При этом признаковая часть кода, принятого из управляющей системы, сравнивается блоком 10 сравнения с кодом, установленным на блоке 9. Storage of the parallel code during the cycle of converting the serial code to parallel is carried out by the information register 2. The code is written to the information register by the signal of the end of reception received from the control output of the serial to parallel converter 24. To control the information output from the control digital system, on block 9, the code of the feature part of the controlled parameter or command is set. In this case, the feature part of the code received from the control system is compared by the comparison unit 10 with the code installed on the block 9.

Сравнение каждого разряда кода признака осуществляется соответствующим элементом 35 равнозначности. При совпадении всех разрядов кода признака и наличии на стробирующем входе элемента И 36 сигнала стробирования блок 10 сравнения формирует сигнал совпадения кода признака, который поступает на вход буферного регистра 5. По этому сигналу принятый код фиксируется буферным регистром 5 и отображается блоком 11 индикации. Comparison of each bit of the feature code is carried out by the corresponding equivalence element 35. If all the bits of the sign code coincide and the gate element AND 36 has a gating signal at the gate input, the comparison unit 10 generates a match signal of the sign code, which is input to the buffer register 5. The received code is fixed by the buffer register 5 and displayed by the indication block 11.

Поскольку в системах реального времени вывода информации из управляющей системы в объект управления обычно осуществляется циклически, то последовательным перебором кодов признаков, например, адресов параметров на наборнике индикации можно проконтролировать ввод всех параметров. Для исключения возможности ложного срабатывания блока 10 сравнения во время смены информации в информационном регистре 2 сигнал стробирования блока 10 сравнения задержан относительно сигнала записи в информационный регистр 2 элементом 19 задержки. Since in real-time systems information is usually output from the control system to the control object cyclically, by sequentially sorting the feature codes, for example, parameter addresses on the display, you can control the input of all parameters. To exclude the possibility of false operation of the comparison unit 10 during the change of information in the information register 2, the gating signal of the comparison unit 10 is delayed relative to the recording signal in the information register 2 by the delay element 19.

Командная информация, по которой объект управления осуществляет переход к различным этапам процесса управления, расшифровывается дешифратором 4, стробирование выходов которого также осуществляется сигналом, задержанным относительно сигнала записи в информационный регистр 2. The command information, according to which the control object makes the transition to the various stages of the control process, is decrypted by the decoder 4, the gating of the outputs of which is also carried out by a signal delayed relative to the write signal in the information register 2.

По команде начальной установки на выходе дешифратора 4 формируется сигнал начальной установки группы триггеров 7, группы счетчиков 15 сбоев и счетчика 6 времени. С этого момента счетчик 6 времени начинает отсчет времени управления путем счета импульсов, поступающих от генератора 12. Дешифратор 17 кода времени формирует сигналы прохождения временных интервалов на своей группе выходов. На время срабатывания счетчика 6 времени сигналы на выходе дешифратора 17 кода времени блокируются сигналом, поступающим на его стробирующий вход с выхода элемента НЕ 18. По сигналам с группы выходов дешифратора 4 команд происходит срабатывание соответствующих счетчиков 15 сбоев. При совпадении кода на выходе счетчика 15 сбоев с кодом, установленным на блоке 13, блоком 14 сравнения формируется сигнал прохождения команды от управляющей цифровой системы. At the initial installation command, the output of the decoder 4 generates a signal of the initial installation of the trigger group 7, the group of failure counters 15 and the time counter 6. From this moment, the time counter 6 starts the countdown of the control time by counting the pulses from the generator 12. The time code decoder 17 generates the signals of the passage of time intervals on its group of outputs. At the time of operation of the time counter 6, the signals at the output of the decoder 17 of the time code are blocked by the signal supplied to its gate input from the output of the element NOT 18. According to the signals from the group of outputs of the decoder 4 teams, the corresponding counters 15 failures. If the code at the output of the counter 15 failures coincides with the code installed on block 13, the comparison unit 14 generates a signal passing the command from the control digital system.

При имитации исправной работы объекта управления и канала связи сигнал прохождения команды от управляющей системы формируется в соответствии с установленным на блоке 13 кодом, после первого же срабатывания счетчика 15 сбоев. When simulating the correct operation of the control object and the communication channel, the command transmission signal from the control system is generated in accordance with the code set on block 13, after the first operation of the counter 15 failures.

При имитации сбоя объекта управления или канала связи сигнал прохождения команды формируется блоком 14 сравнения только после повторной выдачи команды и соответственно второго срабатывания счетчика 15 сбоев. When simulating a failure of the control object or the communication channel, the command passing signal is generated by the comparison unit 14 only after the command is issued again and, accordingly, the second operation of the counter 15 failures.

Таким образом, устанавливая различные коды на блоке 13 сбоев, можно имитировать одиночные, двойные и так далее сбои исполнения команд объектом управления и контролировать реакцию цифровой управляющей системы на эти типы сбоев. Стробирование блоков 14 сравнения осуществляется сигналами с выходов элементов НЕ 16. Thus, by setting various codes on the block 13 failures, it is possible to simulate single, double and so on failures in the execution of commands by the control object and control the response of the digital control system to these types of failures. The gating blocks 14 comparison is carried out by the signals from the outputs of the elements NOT 16.

Сигналы прохождения команд, формируемые группой блоков 14 сравнения, запоминаются группой триггеров 7. При наличии сигнала прохождения команды от управляющей системы на выходе соответствующего триггера 7 группы и сигнала окончания интервала времени, соответствующего окончанию данного этапа процесса управления на выходе дешифратора 17 кода времени, элементом И 8 группы формируется сигнал состояния объекта управления. Signals of the passage of commands generated by the group of comparison blocks 14 are stored by the group of triggers 7. If there is a signal of the passage of the command from the control system at the output of the corresponding trigger 7 of the group and the signal of the end of the time interval corresponding to the end of this stage of the control process at the output of the decoder 17 of the time code, the element And 8 groups the signal of the state of the control object is formed.

С выхода элемента И 8 этот сигнал поступает на информационный вход элемента 21 запрета. Для имитации неисправностей прохождение сигналов состояния через группу элементов 21 запрета блокируется сигналами с наборника 20 неисправностей, поступающими на управляющие входы группы элементов 21 запрета. From the output of the element And 8 this signal is fed to the information input of the element 21 prohibition. To simulate malfunctions, the passage of status signals through the group of prohibition elements 21 is blocked by signals from the set of 20 faults received at the control inputs of the group of prohibition elements 21.

Запись кода состояния в регистр 3 команд осуществляется циклически по сигналам с первого выхода счетчика 6 времени. С группы выходов регистра 3 команд код состояния через группу входов блока 1 согласования поступает на группу входов преобразователя 25 параллельного кода в последовательный, который производит преобразование кода. Запуск преобразователя 25 производится циклически по сигналам с второго выхода счетчика 6 времени. С выхода преобразователя 25 код состояния через выходной формирователь 27 и выход 31 устройства передается в управляющую цифровую систему. The status code is recorded in the register of 3 commands cyclically by signals from the first output of the time counter 6. From the group of outputs of the register of 3 commands, the status code through the group of inputs of the matching unit 1 is supplied to the group of inputs of the converter 25 of the parallel code into serial, which performs the conversion of the code. The start of the Converter 25 is performed cyclically according to the signals from the second output of the counter 6 time. From the output of the Converter 25, the status code through the output driver 27 and the output 31 of the device is transmitted to the control digital system.

Работа дополнительных каналов 28₁,...,28_N осуществляется аналогично работе первого канала 27. При этом благодаря электрическому соединению корпусов каналов 27, 28₁, ...,28_N между собой и корпусом 30 имитатора и возможности соединения шин нулевого потенциала снижаются помехи между каналами, повышая надежность многоканального контроля.The operation of additional channels 28 ₁ , ..., 28 _{N is} carried out similarly to the operation of the first channel 27. Moreover, due to the electrical connection of the channel housings 27, 28 ₁ , ..., 28 _{N to} each other and the simulator case 30 and the possibility of connecting buses of zero potential are reduced interference between channels, increasing the reliability of multi-channel control.

Представленные чертежи и описание позволяют, используя существующую элементную базу, изготовить имитатор промышленным способом и применять его для отладки корабельных цифровых управляющих систем, что характеризует предлагаемое изобретение как промышленно применимое. The presented drawings and description allow, using the existing element base, to manufacture the simulator in an industrial way and use it for debugging ship digital control systems, which characterizes the invention as industrially applicable.

Источники информации. Sources of information.

1. Авт. свидет. СССР N 894792, кл. G 06 F 11/16, 1980 г. 1. Auth. witness USSR N 894792, class G 06 F 11/16, 1980

2. Авт. свидет. СССР N 857997, кл. G 06 F 11/00, 1979 г. 2. Auth. witness USSR N 857997, class G 06 F 11/00, 1979

3. А.С. СССР N 1254492, кл. G 06 F 11/28, 1986 г.(прототип). 3. A.S. USSR N 1254492, class G 06 F 11/28, 1986 (prototype).

Claims

A simulator for debugging shipboard digital control systems, comprising a first channel including a matching unit, an information register, a command register, a buffer register, a command decoder, a group of triggers, a group of AND elements, a time counter, a delay element, a fault setting block, a fault setting block, a block setting a sign of a controlled parameter, an indication block, a group of failure counters, a group of comparison blocks, a group of elements NOT, a group of inhibit elements, a clock generator, an element NOT, a time code decoder and a comparison unit, wherein the input and output of the matching unit are respectively the information input and output of the first channel, the group of information outputs of the matching unit is connected to the group of information inputs of the information register, the output "End of reception" of the matching unit is connected to the input of the information register entry, the group of information outputs of the register commands is connected to the group of information inputs of the matching unit, the first output of the command decoder is connected to the inputs of the initial installation of group triggers, the output of each trigger of the group is connected to the first input of the corresponding element AND of the group, the group of information outputs of the information register is connected to the group of information inputs of the buffer register, the group of inputs of the command decoder and the first group of inputs of the comparison unit, the equality output of which is connected to the input of the buffer register record, the group of outputs of the block setting the characteristic of the controlled parameter is connected to the second group of inputs of the comparison unit, the outputs of the buffer register are connected to the inputs of the display unit, each the output of the group of outputs of the command decoder is connected to the counting input of the corresponding group failure counter and through the corresponding element of the group NOT to the comparison enable input of the corresponding group comparison unit, the information output of each group failure counter is connected to the first information input of the corresponding group comparison unit, each output of the group of outputs the fault setting unit is connected to the second input of the corresponding group comparison unit, the output of each group comparison unit is connected to the installation input in " 1 "of the corresponding group trigger, the output of the clock generator is connected to the counting input of the time counter and through the element NOT to the gating input of the time code decoder, the first output of the command decoder is connected to the input of the initial setup of the time counter, the group of information outputs of the time counter is connected to the group of information inputs time code decoder, each output of the time code decoder is connected to the second inputs of the elements AND groups, the output of each element AND groups is connected to the direct input, respectively of the corresponding group inhibit element, the first and second outputs of the time code of the time counter are connected to the recording inputs of the command register and the matching unit, respectively, each output of the fault unit is connected to the inverse input of each group inhibit element, the outputs of which are connected to the corresponding inputs of the command register, the output "End receiving "matching unit through the delay element is connected to the input of the resolution of the comparison of the comparison unit and the gate input of the decoder commands, characterized in that it is entered additional channels, each of which includes a matching block for a given channel, information register for a given channel, a register for commands of a given channel, a buffer register for this channel, a decoder for commands of a given channel, a group of triggers for a given channel, a group of elements of an given channel, a time counter of a given channel, a delay element of this channel, unit for setting failures of this channel, unit for setting malfunctions of this channel, unit for specifying the feature of the monitored parameter of this channel, display unit for this channel, group of counters faults of a given channel, a group of comparison blocks of a given channel, a group of elements of a NOT given channel, a group of ban elements of a given channel, a clock pulse generator of a given channel, an element of a NOT given channel, a time code decoder of a given channel, and a comparison channel for a given channel, the input and output of a block the coordination of this channel are respectively the information input and output of this channel, the group of information outputs of the matching block of this channel is connected to the group of information inputs of the information the register of this channel, the “End of reception” output of the matching unit of this channel is connected to the recording input information register of this channel, the group of information outputs of the command register of this channel is connected to the group of information inputs of the matching unit of this channel, the first output of the decoder of this channel is connected to the inputs of the initial setup group triggers of this channel, the output of each group trigger of this channel is connected to the first input of the corresponding element AND of the group of this channel, the group of information the outputs of the information register of this channel is connected to the group of information inputs of the buffer register of this channel, the group of inputs of the decoder commands of this channel and the first group of inputs of the comparison unit of this channel, the equality output of which is connected to the write input of the buffer register of this channel, the group of outputs of the parameter setting unit of the parameter to be monitored this channel is connected to the second group of inputs of the comparison unit of this channel, the outputs of the buffer register of this channel are connected to the inputs of the block indications of this channel, each output of the group of outputs of the decoder of the commands of this channel is connected to the counting input of the corresponding counter of the group of this channel and through the corresponding element NOT of the group of this channel to the input of the permission to compare the corresponding unit of comparison of the group of this channel, the information output of each counter of the group of this channel connected to the first information input of the corresponding unit for comparing the group of a given channel, each output of the group of outputs of the unit for setting the failure of this channel the la is connected to the second input of the corresponding group comparison unit of a given channel, the output of each group comparison unit of a given channel is connected to the setting input “1” of the corresponding group trigger of this channel, the output of the clock pulse generator of this channel is connected to the counting input of the time counter of this channel and through the element NOT for this channel - with the gate input of the decoder of the time code of this channel, the first output of the command decoder of this channel is connected to the input of the initial setting of the time counter of this channel, the group of information outputs of the time counter of this channel is connected to the group of information inputs of the decoder of the time code of this channel, each output of the decoder of the time code of this channel is connected to the second inputs of the elements AND groups of this channel, the output of each element And the groups of this channel is connected to the direct input of the corresponding element group prohibition of this channel, the first and second outputs of the time code of the time counter of this channel are connected to the recording inputs, respectively, of the command register of this channel and the matching block of this channel, each output of the fault setting block of this channel is connected to the inverse input of each blocking element of the group of this channel, the outputs of which are connected to the corresponding inputs of the command register of this channel, the output "End of reception" of the matching block of this channel through the delay element of this channel is connected with the input of the permission to compare the comparison unit of this channel and the gating input of the command decoder of this channel, the first channel and additional channels have cases that ektricheski interconnected and the housing of the simulator for debugging ship digital control systems, and the zero potential of the first channel bus and additional channels are made to be electrically interconnected compound.