RU2132111C1 - Устройство автоматического поиска сигналов радиостанций - Google Patents

Abstract

Изобретение относится к области радиотехники и может быть использовано в радиодиспетчерских пунктах мониторинга для анализа сигнальной обстановки в регионе, для автоматического поиска и обнаружения сигналов радиостанций, постоянно сменяющих рабочие частоты. Техническим результатом является повышение вероятности обнаружения каналов связи при частых сменах рабочих частот наблюдаемыми радиостанциями в условиях сложной помеховой обстановки. Для достижения технического результата устройство автоматического поиска радиостанций включает формирователь управляющих сигналов, блок опорных частот, приемник с антенной, обнаружитель сигнала. Обнаружитель сигнала объединяет в себя ждущий формирователь тактовой частоты, блок запоминания сигнала тактовой частоты, формирователь уровня разности фаз, формирователь пороговых уровней, блок сравнения, индикатор. При такой схеме оказывается возможным идентифицировать наблюдаемый сигнал при сканировании передатчика по N применяемым фиксированным частотам путем формирования последовательности импульсов начальной тактовой частоты и последующего ее сравнения с последовательностями импульсов тактовых частот сигналов на каждой i-й частоте. Решение о принадлежности сигнала на i-й фиксированной частоте интересующей радиостанции принимается согласно последовательному критерию отношения вероятностей Вальда при соответствии разности времени прихода фронтов следующих подряд импульсов сравниваемых последовательностей пороговым значениям, чем и достигается повышение вероятности обнаружения каналов связи. 11 ил.

Description

Изобретение относится к области радиотехники и может быть использовано в радиодиспетчерских пунктах мониторинга для анализа сигнальной обстановки в регионе, для автоматического поиска и обнаружения сигналов радиостанций, постоянно сменяющих рабочие частоты.

Известно устройство для выделения импульсных сигналов на фоне шумов и импульсных помех (см. авторское свидетельство СССР 1638795, кл. МПК H 03 K 5/26, 1988 г. ), содержащее два формирователя импульсов стандартной длительности, линию задержки, блок памяти, два элемента И, селектор радиоимпульсов, амплитудный детектор, пороговый элемент, счетчик импульсов, генератор опорных импульсов, блок сравнения.

Известно устройство для приема тональных частот (см. авторское свидетельство СССР 1720171, кл. МПК H 04 Q 1/46, 1989 г.), содержащее согласующий блок, формирователь импульсов, формирователь запускающих импульсов, генератор тактовых импульсов, два счетчика, два элемента И, два постоянных запоминающих блока, два счетчика, элемент ИЛИ, регистр, блок сравнения.

Такие схемы аналогов обеспечивают поиск радиосигналов, однако имеют низкую вероятность обнаружения требуемого сигнала при частых сменах передатчиком рабочих частот.

Также известно устройство автоматического поиска каналов радиосвязи по авторскому свидетельству СССР 1515373, кл. МПК H 04 B 1/10, 1989 г. Данное устройство содержит: блок опорных частот, приемник, преобразователь сигналов, регистр, формирователь управляющих сигналов, демультиплексор, К дополнительных регистров, мультиплексор, индикатор, распределитель, блок сравнения, блок начальной установки. Благодаря такой схеме устройство обеспечивает поиск каналов радиосвязи с минимальным уровнем помех. Кроме того, устройство может вести поиск работающих радиостанций путем измерения энергетики принимаемых сигналов. Однако данное устройство имеет недостаток. При частых сменах радиостанциями рабочих частот устройство не обеспечивает требуемой вероятности обнаружения рабочего канала связи.

Наиболее близким по своей технической сущности к заявляемому устройству (прототипом) является известное устройство автоматического поиска радиостанций (см. патент РФ 2099868, кл. МПК H 04 B 1/06, H 03 J 7/06, 1987 г.). Данное устройство содержит приемник, к выходу демодулированного сигнала которого подключен обнаружитель сигнала, выход которого подключен к выходу формирователя управляющих сигналов, выход сигнала кода фиксированной частоты которого подключен к управляющему входу генератора опорных частот, подключенного к гетеродинному входу приемника. Выход контроля наличия сигнала приемника подключен к второму входу формирователя управляющих сигналов, выход сигнала "начальная установка" которого соединена с входом начальной установки обнаружителя сигнала. Выход сигнала кода фиксированной частоты дополнительно соединен с входом индикации обнаружителя сигнала.

Причем обнаружитель сигнала состоит из ждущего формирователя тактовой частоты, блока выделения сигнала цикловой частоты, блока запоминания сигналов тактовой и цикловой частот, блока сравнения, индикатора. Первый вход индикатора является входом индикации обнаружителя сигнала, а к второму входу индикатора подключен выход блока сравнения, который в свою очередь является выходом обнаружителя сигнала. Информационный вход ждущего формирователя тактовой частоты соединен с информационным входом блока выделения сигнала цикловой частоты и является информационным входом обнаружителя сигнала. Второй вход ждущего формирователя тактовой частоты является входом "начальная установка" обнаружителя сигнала. Выход ждущего формирователя тактовой частоты соединен с входами сигнала тактовой частоты блока выделения сигнала цикловой частоты, блока запоминания сигналов тактовой и цикловой частот и блока сравнения. Выход блока выделения сигнала цикловой частоты подключен к входам цикловой частоты блока запоминания сигналов тактовой и цикловой частот и блока сравнения. Выход сигнала эталонной тактовой частоты и выход сигнала эталонной цикловой части блока запоминания сигналов тактовой и цикловой частот подключены к соответствующим входам блока сравнения.

Благодаря такой схеме устройство обеспечивает поиск сигналов радиостанций, часто сменяющих рабочие частоты, путем запоминания начальной тактовой и цикловой частот принимаемого сигнала и последующего их сравнения с тактовой и цикловой частотами сигнала на каждой i-й частоте. Решение о принадлежности сигнала на i-й фиксированной частоте интересующей радиостанции принимается при совпадении по частоте и времени прихода фронтов импульсов всех четырех сравниваемых частот, чем достигается высокое значение вероятности обнаружения сигнала требуемой радиостанции.

Однако устройство-прототип также имеет недостаток. При ведении радиомониторинга в условиях сложной помеховой обстановки будут иметь место временные искажения принимаемых сигналов, а следовательно, и флюктуация импульсов синхронизирующих последовательностей. В данном случае совпадения импульсов сравниваемых последовательностей может не произойти, хотя в действительности они принадлежат одному и тому же сигналу, что в свою очередь ведет к снижению вероятности обнаружения сигнала требуемой радиостанции до 0.5. Кроме того, из-за жесткой корреляционной связи импульсных потоков тактовой и цикловой частот при совпадении импульсов цикловой частоты обязательно произойдет совпадение и импульсов тактовой частоты, так как последовательности импульсов тактовой и цикловой частот формируются одним и тем же генератором. Следовательно, нет необходимости производить сравнение 4-х частот.

Целью изобретения является разработка устройства автоматического поиска сигналов радиостанций, обеспечивающего более высокую вероятность обнаружения каналов связи при частых сменах рабочих частот наблюдаемыми радиостанциями в условиях сложной помеховой обстановки.

Поставленная цель достигается тем, что в известноe устройстве автоматического поиска сигналов радиостанций, содержащее приемник с антенной, к выходу демодулированного сигнала которого подключен информационный вход обнаружителя сигнала, выход фиксирующего сигнала которого подключен к входу фиксирующего сигнала формирователя управляющих сигналов, выход сигнала кода фиксированной частоты которого подключен к управляющему входу блока опорных частот, выход которого подключен к гетеродинному входу приемника, а выход контроля наличия сигнала приемника подключен к входу контроля наличия сигнала формирователя управляющих сигналов, выход установочного сигнала которого соединен с установочным входом обнаружителя сигнала, а выход сигнала кода фиксированной частоты формирователя управляющих сигналов дополнительно соединен с входом индикации обнаружителя сигнала, дополнительно введены связи.

Выход контроля наличия приемника дополнительно подключен к входу контроля наличия сигнала обнаружителя сигнала. Командный выход обнаружителя сигнала подключен к командному входу формирователя управляющих сигналов.

Причем обнаружитель сигнала состоит из ждущего формирователя тактовой частоты, блока запоминания сигнала тактовой частоты, формирователя уровня разности фаз, формирователя пороговых уровней, блока сравнения, индикатора. Первый вход индикатора является входом индикации обнаружителя сигнала, а к второму входу индикатора подключен выход фиксирующего сигнала блока сравнения, который в свою очередь является выходом фиксирующего сигнала обнаружителя сигнала. Командный выход блока сравнения является командным выходом обнаружителя сигнала, информационный вход ждущего формирователя тактовой частоты является информационным входом обнаружителя сигнала, а входы установочного сигнала ждущего формирователя тактовой частоты, формирователя уровня разности фаз и формирователя пороговых уровней объединены и являются установочным входом обнаружителя сигнала. Выход сигнала тактовой частоты ждущего формирователя тактовой частоты соединен с входами сигнала тактовой частоты блока запоминания сигнала тактовой частоты, формирователя уровня разности фаз, формирователя пороговых уровней. Выход стробирующего сигнала ждущего формирователя тактовой частоты подключен к стробирующему входу формирователя уровня разности фаз, к входу сигнала эталонной тактовой частоты которого подключен выход блока запоминания сигнала тактовой частоты. Выход формирователя уровня разности фаз подключен к входу сигнала разностного уровня блока сравнения. К входу сигнала нижнего порогового уровня блока сравнения подключен выход нижнего порогового уровня формирователя пороговых уровней, выход сигнала верхнего порогового уровня которого подключен к входу сигнала верхнего порогового уровня блока сравнения. Входы контроля наличия сигнала формирователя уровня разности фаз, формирователя пороговых уровней, блока сравнения объединены между собой и являются входом контроля наличия сигнала обнаружителя сигнала.

Введение новых связей и конкретное выполнение обнаружителя сигнала позволяет идентифицировать наблюдаемый сигнал при сканировании передатчика по N применяемым фиксированным частотам в условиях сложной помеховой обстановки путем формирования последовательности импульсов начальной тактовой частоты и последующего ее сравнения с последовательностями импульсов тактовых частот сигналов на каждой i-й частоте. Решение о принадлежности сигнала на i-й фиксированной частоте интересующей радиостанции принимается согласно последовательному критерию отношения вероятностей Вальда при соответствии разности времени прихода фронтов следующих подряд импульсов сравниваемых последовательностей пороговым значениям.

Заявленное устройство поясняется чертежами, на которых на фиг. 1 показана общая структурная схема заявленного устройства; на фиг. 2 - схема формирователя управляющих сигналов 1; на фиг. 3 - схема ждущего формирователя тактовой частоты 5; на фиг. 4 - схема блока запоминания сигнала тактовой частоты 6; на фиг. 5 - схема формирователя уровня разности фаз 7; на фиг. 6 - схема формирователя пороговых уровней 8; на фиг. 7 - схемa блока сравнения 9; на фиг. 8 - рисунок, поясняющий принцип идентификации сигнала требуемой радиостанции; на фиг. 9 - рисунок, поясняющий формулу (1); на фиг. 10 - график зависимости вероятности частотно-временного совпадения частоты настройки приемника с частотой обнаруживаемой радиостанции от времени распознавания; на фиг. 11 - график зависимости вероятности обнаружения сигнала радиостанции от времени распознавания.

Заявленное устройство, структурная схема которого показана на фиг. 1, состоит из формирователя управляющих сигналов (ФУС) 1, блока опорных частот (БОЧ) 2, приемника c антенной 3, обнаружителя сигнала 4.

Обнаружитель сигнала 4 объединяет в себя ждущий формирователь тактовой частоты (ЖФТЧ) 5, блок запоминания сигнала тактовой частоты (БЗСТЧ) 6, формирователь уровня разности фаз (ФУРФ) 7, формирователь пороговых уровней (ФПУ) 8, блок сравнения (БС) 9, индикатор 10.

Выход сигнала кода фиксированной частоты 1.1 ФУС 1 n-разрядный и соединен с n-разрядной шиной с входом БОЧ 2 и первым входом 10.1 индикатора 10. Выход БОЧ 2 соединен с гетеродинным входом приемника 3. Выход демодулированного сигнала 3.1 приемника 3 соединен с информационным входом 5.1 ЖФТЧ 5. Выход сигнала тактовой частоты 5.3 ЖФТЧ соединен с входом БЗСТЧ 6, с входом сигнала тактовой частоты 7.2 ФУРФ 7 и c входом сигнала тактовой частоты 8.1 ФПУ 8. Выход стробирующего сигнала 5.4 ЖФТЧ 5 соединен сo стробируемым входом 7.1 ФУРФ 7. Выход БЗСТЧ 6 соединен с входом сигнала эталонной тактовой частоты 7.3 ФУРФ 7. Выход контроля наличия сигнала 3.2 приемника 3 соединен с входом контроля наличия сигнала 1.4 ФУС 1, с входом контроля наличия сигнала 7.5 ФУРФ 7, с входом контроля наличия сигнала 8.3 ФПУ 8 и с входом контроля наличия сигнала 9.4 БС 9. Выход установочного сигнала 1.2 ФУС 1 соединен с входом установочного сигнала 5.2 ЖФТЧ 5, с входом установочного сигнала 7.4 ФУРФ 7 и с входом установочного сигнала 8.2 ФПУ 8. Выход ФУРФ 7 соединен с входом сигнала разностного уровня 9.1 БС 9. Выходы сигнала верхнего порогового уровня 8.4 и сигнала нижнего порогового уровня 8.5 ФПУ соответственно соединены с входами сигнала верхнего порогового уровня 9.2 и сигнала нижнего порогового уровня 9.3 БС 9. Выход фиксирующего сигнала 9.5 БС 9 соединен с вторым входом 10.2 индикатора 10 и входом фиксирующего сигнала 1.5 ФУС 1, а командный выход 9.6 БС 9 - с командным входом 1.3 ФУС 1.

В качестве блока опорных частот и приемника можно использовать серийно выпускаемое радиоприемное устройство P-399A "Катран", где данные блоки технически реализованы. В качестве индикатора 9 может быть использован любой серийной выпускаемый цифровой индикатор.

Формирователь управляющих сигналов 1 может быть реализован по схеме, показанной на фиг. 2. В частности, схема включает генератор 11, два логических элемента И 12 и 13, логический элемент ИЛИ 14, счетчик 15, программируемое постоянное запоминающее устройство (ППЗУ) 16. Выход генератора 11 соединен с первыми входами элементов И 12 и 13. Второй вход элемента И 12 является входом 1.3 ФУС 1, а второй вход элемента И 13 - входом 1.4 ФУС 1. Выходы элементов И 12, 13 подключены к входам элемента ИЛИ 14, выход которого подключен к счетному входу 15.1 счетчика 15. Кроме того, выход элемента ИЛИ 14 является выходом 1.2 ФУС 1. Выход счетчика m-разрядный и соединен с m-разрядным входом ППЗУ 16. M-й выход счетчика 16, кроме того, соединен с управляющим входом 15.2. Выход 16.1 ППЗУ 165 n-разрядный и является выходом 1.1 ФУС 1. Управляющий вход 16.2 ППЗУ 16 является входом 1.5 ФУС 1.

В качестве генератора 11 может быть применен любой кварцевый генератор прямоугольных импульсов требуемой частоты. ППЗУ 16 может быть реализовано по схемам, описанным в справочнике "Цифровые и аналоговые интегральные микросхемы: Справочник/С. В. Якубовский, Л.И. Ниссельсон, В.И. Кулешова и др.; Под ред. С. В.Якубовского. - М.: Радио и связь, 1990" с. 298 - 314, в частности на микросхемах серии 573. Логические элементы 12, 13, 14 и счетчик 15 могут быть реализованы по схемам, описанным в справочнике "Цифровые и аналоговые интегральные микросхемы: Справочник/С.В. Якубовский, Л.И. Ниссельсон, В.И. Кулешова и др.; Под ред. С.В. Якубовского. - М.: Радио и связь, 1990" с. 22 - 142, в частности на микросхемах серии 133, 134, 155, 555, 176, 561, 564.

Ждущий формирователь тактовой частотны может быть реализован по схеме, показанной на фиг. 3. В частности, схема включает генератор 51, два делителя частоты 52 и 56, логический элемент И 53, три триггера 54, 55, 57, логический элемент "Сложение по модулю 2" 58. Выход генератора 51 соединен с входом 52.1 делителя частоты 52 и первым входом элемента И 53. Второй вход 53.2 элемента И 53 является входом 5.1 ЖФТЧ 5. Выход 52.4 делителя частоты 52 является выходом 5.3 ЖФТЧ 5, кроме того, он соединен с входом 55.2 триггера 55. Выход 52.3 делителя частоты 52 является выходом 5.4 ЖФТЧ 5. Выход элемента И 53 соединен с входом 54.1 триггера 54, с входом 56.1 делителя частоты 56, входом 55.1 триггера 55 и входом 57.1 триггера 57. Выход делителя частоты 56 соединен с входом 57.2 триггера 57. Выходы триггеров 55 и 57 соединены с соответствующими входами 58.1 и 58.2 элемента "Сложение по модулю 2" 58, третий вход которого замкнут на корпус. Выход элемента 58 соединен с входом 54.2 триггера 54 и входом 56.2 делителя частоты 56, который в свою очередь является входом 5.2 ЖФТЧ 5.

В качестве генератора 51 может быть использован любой кварцевый генератор прямоугольных импульсов требуемой частоты. Все остальные элементы могут быть реализованы по схемам, описанным в справочнике "Цифровые и аналоговые интегральные микросхемы: Справочник/С.В. Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др.; Под ред. С.В.Якубовского. - М.: Радио и связь, 1990" с. 22 - 142, в частности на микросхемах серии 133, 134, 155, 555, 176, 561, 564.

Блок запоминания сигнала тактовой частоты 6 может быть реализован по схеме, показанной на фиг. 4. В частности, схема включает триггер 61, генератор 63, делитель частоты 62. Выход 61.1 триггера 61 является входом БЗСТЧ 6. Выход триггера 61 соединен с управляющим входом 62.2 делителя частоты 62. Выход генератора 63 соединен сo счетным входом 62.1 делителя частоты 62. Выход делителя частоты 62 является выходом БЗСТЧ 6. Вход 61.2 триггера 61 подключен через кнопку 4 к питанию и корпусу.

В качестве генератора может быть использован любой кварцевый генератор прямоугольных импульсов, аналогичный используемому в ждущем формирователе тактовой частоты. Все остальные элементы могут быть реализованы по схемам, описанным в справочнике "Цифровые и аналоговые интегральные микросхемы: Справочник/С. В. Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др.; Под ред. С. В. Якубовского. - М.: Радио и связь, 1990" с. 22 - 142, в частности на микросхемах серии 133, 134, 155, 555, 176, 561, 564.

Формирователь уровня разности фаз 7 может быть реализован по схеме, показанной на фиг. 5. В частности, схема включает счетчик 71, цифроаналоговый преобразователь (ЦАП) 72, три инвертора 73, 74, 75. Счетный вход 71.1 счетчика 71 является входом 7.1 ФУPФ 7. Выход счетчика 71 k-разрядный и соединен k-разрядной шиной с информационным k-разрядным входом 72.1 ЦАП 72. Выход ЦАП 72 является выходом ФУРФ 7. Управляющий вход 71.2 счетчика 71 соединен с входом инвертора 75 и является входом 7.2 ФУРФ 7. Выход инвертора 75 соединен с управляющим входом 72.2 ЦАП 72. Вход инвертора 73 является входом 7.3 ФУРФ 7. Выход инвертора 73 соединен с управляющим входом 71.3 счетчика 71. Вход инвертора 74 является входом 7.5 ФУРФ 7. Выход инвертора 74 соединен с управляющим входом 71.4 счетчика 71. Управляющий вход 71.5 счетчика 71 является входом 7.4 ФУРФ 7.

Счетчик 71, инверторы 73, 74, 75 могут быть реализованы по схемам, описанным в справочнике "Цифровые и аналоговые интегральные микросхемы: Справочник/С.В. Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др.; Под ред. С.В.Якубовского. - М.: Радио и связь, 1990" с. 22-142, в частности на микросхемах серии 133, 134, 155, 555, 176, 561, 564. ЦАП 72 может быть реализован по схемам, описанным в справочнике "Цифровые и аналоговые интегральные микросхемы: Справочник/С.В. Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др.; Под ред. С. В.Якубовского. - М.: Радио и связь, 1990" с. 421 - 432, в частности на микросхемах серии 572, 594, 1107, 1108, 1113.

Формирователь пороговых уровней 8 может быть реализован по схеме, показанной на фиг. 6. В частности, схема включает счетчик 81, два перепрограммируемых постоянных запоминающих устройства (ППЗУ) 82, 83, два цифроаналоговых преобразователя (ЦАП) 84, 85, два инвертора 86, 87. Счетный вход 81.1 счетчика 81 соединен с входом инвертора 86 и является входом 8.1 ФПУ 8. Выход инвертора 86 соединен с управляющим входом 84.2 ЦАП 84 и управляющим входом 85.2 ЦАП 85. Выход счетчика 81 k-разрядный и соединен k-разрядными шинами с адресными k-разрядными входами ППЗУ 82 и 83. Выходы ППЗУ 82 и 83 также k-разрядные и соединены k-разрядными шинами соответственно с k-разрядными информационными входами 84.1 ЦАП 84 и 85.1 ЦАП 85. Выход ЦАП 84 является выходом 8.4 ФПУ 8, а выход ЦАП 85 - выходом 8.5 ФПУ 8. Вход инвертора 87 является входом 8.3 ФПУ 8. Выход инвертора 87 соединен с управляющим входом 81.2 счетчика 81. Управляющий вход 81.3 счетчика 81 является входом 8.2 ФПУ 8.

Счетчик 81, инверторы 86, 87 могут быть реализованы по схемам, описанным в справочнике "Цифровые и аналоговые интегральные микросхемы: Справочник/С. В. Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др.; Под ред. С.В.Якубовского. - М. : Радио и связь, 1990" с. 22 - 142, в частности на микросхемах серии 133, 134, 155, 555, 176, 561, 564. ППЗУ 82, 83 могут быть реализованы по схемам, описанным в справочнике "Цифровые и аналоговые интегральные микросхемы: Справочник/ С. В. Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др.; Под ред. С.В.Якубовского. - М.: Радио и связь, 1990" с. 298 - 314, в частности на микросхемах серии 573. ЦАП 84, 85 могут быть реализованы по схемам, описанным в справочнике "Цифровые и аналоговые интегральные микросхемы: Справочник/С. В. Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др.; Под ред. С. В.Якубовского. - М.: Радио и связь, 1990" с. 421 - 432, в частности на микросхемах серии 572, 594, 1107, 1108, 1113.

Блок сравнения 9 может быть реализован по схеме, показанной на фиг. 7. В частности, схема включает два компаратора 91 и 92, два триггера 93 и 94. Входы 91.1 компаратора 91 и 92.2 компаратора 92 объединены между собой и являются входом 9.1 блока сравнения 9. Вход 91.2 компаратора является входом 9.2 блока сравнения 9. Вход 92.1 компаратора 92 является входом 9.3 блока сравнения 9. Выход компаратора 91 соединен с S-входом 93.1 триггера 93. R-вход 93.2 триггера 93 соединен с R-входом 94.2 триггера 94 и является входом 9.4 блока сравнения 9. Выход компаратора 92 соединен с S-входом 94.1 триггера 94. Выход триггера 93 является выходом 9.6 блока сравнения 9, а выход триггера 94 - выходом 9.5 блока сравнения 9.

Компараторы 91, 92 могут быть реализованы по схемам, описанным в справочнике "Цифровые и аналоговые интегральные микросхемы: Справочник/ С.В. Якубовский, Л.И.Ниссельсон, В.И.Кулешова и др.; Под ред. С.В.Якубовского. - М. : Радио и связь, 1990" с. 360 - 368, в частности на микросхемах серии 521, 554. Триггеры 93, 94 могут быть реализованы по схемам, описанным в справочнике "Цифровые и аналоговые интегральные микросхемы: Справочник/ С.В. Якубовский, Л. И.Ниссельсон, В.И. Кулешова и др.; Под ред. С.В.Якубовского. - М.: Радио и связь, 1990" с. 298 - 314, в частности на микросхемах серии 133, 134, 155, 555, 176, 561, 564.

Принцип идентификации сигнала нужного нам передатчика при смене им рабочей частоты состоит в следующем. Запоминаются значения тактовой синхронизации принимаемого сигнала путем формирования последовательности импульсов начальной тактовой частоты и производится последующее ее сравнение с последовательностью импульсов тактовой частоты сигнала, включившегося на новой частоте. Решение о принадлежности сигнала на новый фиксированной частоте искомому передатчику принимается при совпадении во временной области фронтов всех следующих подряд импульсов сравниваемых последовательностей. При ведении радиоприема в реальных условиях из-за влияния условий распространения радиоволн, помеховой обстановки, нестабильности генераторов тактовой синхронизации на передающем и приемном конце совпадения фронтов сравниваемых импульсов может не произойти, т.к. возможен сдвиг во времени фронтов импульсов относительно друг друга на величину Δτ_s. (фиг. 8). В заявленном устройстве процесс принятия решения о совпадении импульсов сводится к постоянному измерению величины Δτ_s (длительности интервала между передними фронтами сравниваемых импульсов) и последующему ее сравнению с пороговыми значениями согласно последовательному критерию отношения вероятностей Вальда [3].

Блок опорных частот 2 обеспечивает формирование высокостабильных колебаний для приема сигналов на фиксированных частотах. Вход БОЧ 2 - цифровой. На этот вход поступают кодовые комбинации фиксированных частот с выхода 1.1 формирователя управляющих сигналов 1. На выход БОЧ 2 поступают высокостабильные колебания для обеспечения приема на фиксированных частотах. Высокостабильные колебания, соответствующие i-й фиксированной частоте с выхода БОЧ 2 подаются на гетеродинный вход приемника 3. Приемник 3 обеспечивает прием сигналов на фиксированных частотах. С выхода демодулированного сигнала приемника 3 последовательность информационных посылок поступает на вход 5.1 ждущего формирователя тактовой частоты 5, обеспечивающего формирование последовательности импульсов тактовой частоты и ее подстройку согласно входному сигналу. Последовательность импульсов тактовой частоты с выхода 5.3 ЖФТЧ 5 поступает на вход блока запоминания сигнала тактовой частоты 6, который вырабатывает аналогичную последовательность импульсов тактовой частоты синфазно с последовательностью импульсов, вырабатываемой ЖФТЧ 5, и обеспечивает ее сохранение в случае исчезновения сигнала на выходе 3.1 приемника 3. Приемник 3 производит измерение уровня принимаемого сигнала. В случае исчезновения сигнала на входе приемника P_с<P_тр приемник формирует единичный уровень, который с выхода 3.2 поступает на вход 1.4 формирователя управляющих сигналов 1, который в свою очередь вырабатывает кодовую комбинацию следующей фиксированной частоты. При выработке кодовой новой фиксированной частоты формирователь управляющих сигналов 1 вырабатывает единичный импульс, который с выхода 1.2 ФУС 1 поступает на вход 5.2 ЖФТЧ 5, вход 7.4 ФУРФ 7, вход 8.2 ФПУ 8 и приводит эти устройства в начальное состояние. При наличии на вновь настроенной частоте сигнала на входе приемника приемник на выходе 3.2 формирует нулевой уровень, который разрешает работу формирователю уровня разности фаз 7, формирователю пороговых уровней 8 и блоку сравнения 9. ЖФТЧ 5 вырабатывает последовательность импульсов тактовой частоты для новой последовательности информационных посылок, которая поступает на вход 7.2 ФУРФ 7, и последовательность стробирующих импульсов, частотой в 32 раза большей, чем тактовая, которая с выхода 5.4 ЖФТЧ 5 поступает на вход 7.1 ФУРФ. На вход 7.3 ФУРФ 7 поступает последовательность импульсов тактовой частоты эталонного сигнала с выхода БЗСТЧ 6. ФУРФ 7 определяет рассогласования передних фронтов сравниваемых первых импульсов последовательностей тактовой частоты Δτ_s путем подсчета стробирующих импульсов и формирует напряжение с уровнем U₁ соответствующим величине Δτ_s. С выхода 5.3 ЖФТЧ 5 последовательность импульсов тактовой частоты также поступает на вход формирователя пороговых уровней, который формирует напряжения нижнего порогового уровня U_A1 на выходе 8.5 и верхнего порогового уровня U_B1 на выходе 8.4, так что уровень U_A1 соответствует значению A1

а уровень U_B1 соответствует значению B1

где <Δτ_s1> - среднее значение длительности интервала между передними фронтами сравниваемых импульсов, при котором принимается решение об их совпадении;
<Δτ_s2> - среднее значение длительности интервала между передними фронтами сравниваемых импульсов, при котором принимается решение об их несовпадении;
σ² - дисперсия независимых замеров величин Δτ_s1,Δτ_s2...Δτ_sn.
Значения A и B с вероятностями ошибок ложного распознавания следующим образом

где e₁₂ - вероятность принятия гипотезы, что при данном Δτ_s совпадениe сравниваемых импульсов произошло, когда в действительности совпадения нет;
e₂₁ - вероятность принятия гипотезы, что при данном Δτ_s совпадения нет, когда в действительности оно должно быть;
С выхода ФУРФ 7 напряжение с уровнем U₁ поступает на вход 9.1 блока сравнения 9, а с выходов 8.4 и 8.5 ФПУ 8 соответствующие напряжения нижнего U_A1 и верхнего U_B1 уровней поступают соответственно на входы 9.2 и 9.3 блока сравнения 9. B блоке сравнения 9 происходит сравнение величины уровня U₁ с пороговыми уровнями U_A1 и U_B1. В случае если U₁ <U_A1, то блок сравнения принимает решение о совпадении сравниваемых импульсов и формирует на выходе 9.5 БС 9 единичный уровень, который поступает на вход 10.2 индикатора 10, отображающего номинал фиксированной частоты и сигнализирующего о ее принадлежности искомому передатчику, и на вход 1.5 формирователя управляющих сигналов 1, обеспечивая фиксацию настройки приемника на данной фиксированной частоте. В случае если U₁>U_B1, то блок сравнения принимает решение о несовпадении сравниваемых импульсов, а значит, и непринадлежности наблюдаемого сигнала искомому передатчику, и на выходе 9.6 формирует единичный уровень, который поступает на вход 1.3 формирователя управляющих сигналов 1, который в свою очередь вырабатывает кодовую комбинацию для настройки приемника на новую фиксированную частоту. В случае если U_A1<U₁<U_B1, то процесс принятия решения переходит ко второму шагу. ФУРФ 7 формирует напряжение с уровнем U₂, соответствующeм величине Δτ_s1+Δτ_s2. ФПУ уровней формирует пороговые уровни U_A1 и U_B1, которые соответствуют значениям

Аналогично первому шагу в блоке сравнения 9 происходит сравнение поступающих на него уровней. В случае U₂<U_A2 - принимается решение о совпадении импульсов и частота настройки приемника фиксируется. В случае U₂>U_B2 - принимается решение о несовпадении и осуществляется настройка приемника на новую фиксированную частоту. В случае U_A2<U₂<U_B2 процесс принятия решения переходит к третьему шагу и будет продолжаться до тех пор пока не будет области неопределенности.

На n-м шаге процесса ФУРФ 7 формирует уровень U_n, соответствующий значению Δτ_s1+Δτ_s2+...+Δτ_sn. ФПУ формирует уровни U_An и U_Bn, которые соответствуют значениям

В блоке сравнения аналогично сравниваeтся уровень U_n с уровнями U_An и U_Bn. И в зависимости от результата сравнения частота настройки приемника 3 фиксируется или приемник настраивается на новую фиксированную частоту.

Формирователь управляющих сигналов 1 работает следующим образом. Генератор 11 вырабатывает последовательность импульсов частотой f, равной времени анализа одной фиксированной частоты. (Время анализа одной фиксированной частоты соответствует периоду, на котором производится сравнение импульсных последовательностей. ) Выход генератора 11 подключен к первым входам элементов И 12 и 13. На вторые входы элементов И поступают соответственно нулевой или единичный уровни с выхода 9.6 блока сравнения 9 и выхода наличия сигнала 3.2 приемника 3. Выходы элементов И соединены с входами элемента ИЛИ 14. При появлении на входах элементов И единичного уровня с выхода 9.6 блока сравнения 9 или выхода 3.2 приемника 3 на выходе элемента ИЛИ формируется импульс, который подается на счетный вход 15.1 счетчика 15, а также и на вход 5.2 ждущего формирователя тактовой частоты 5, вход 7.4 ФУРФ 7, вход 8.2 ФПУ 8. Счетчик 15 - m-разрядный в зависимости от числа используемых фиксированных частот. Выходы счетчика подключены к адресным входам перепрограммируемого постоянного запоминающего устройства 16. Выход ППЗУ 16 n-разрядный. Число разрядов n определяется длиной кодовой комбинации фиксированных частот. ППЗУ программируется таким образом, что каждому i-му адресу соответствует кодовая комбинация i-й фиксированной частоты. Число используемых адресов ППЗУ равно числу анализируемых фиксированных частот. С выходов счетчика 15 в параллельном коде информация, определяющая адрес, подается на адресные входы ППЗУ. На выходе ППЗУ формируется кодовая комбинация фиксированной частоты, соответствующей i-му адресу, и подается на вход генератора опорных частот 2 и индикатора 10 по n-разрядной шине. Выход m-го разряда счетчика 15 также с его управляющим входом 15.2 для приведения счетчика в начальное состояние после анализа m-й частоты. На вход 16.2 ППЗУ 16 поступает единичный уровень при принятии решения о совпадении импульсов с выхода 9.5 блока сравнения 9, который запрещает считывание с ППЗУ 16 и тем самым фиксирует настройку приемника на i-й фиксированной частоте.

Ждущий формирователь тактовой частоты 5 работает следующим образом. Генератор 51 вырабатывает последовательность прямоугольных импульсов частотой, в 32 раза большей частоты манипуляции наблюдаемой передачи, которые поступают на счетный вход делителя частоты 52 и на первый вход элемента И 13. Последовательность информации посылок с выхода демодулированного сигнала 3.1 приемника 3 подается на второй вход элемента И 53. При совпадении переднего фронта информационной посылки и импульса последовательности, вырабатываемой генератором 51, на выходе элемента И появится импульс, который поступает на S-вход 54.1 триггера 54. На выходе триггера 54 появляется единичный уровень, который разрешает работу делителю частоты 52, с 32-го разряда которого снимается последовательность импульсов тактовый частоты, которая поступает далее на вход блока запоминания сигнала тактовой частоты 6, вход 7.2 ФУРФ 7, вход 8.1 ФПУ 8. С первого разряда (выход 52.3) делителя частоты 52 снимается последовательность стробирующих импульсов частотой в 32 раза большей, чем тактовая, и поступает на вход 7.1 ФУРФ 7. При перестройке приемника на новую фиксированную частоту с выхода 1.2 формирователя управляющих сигналов 1 поступает единичный импульс, который обнуляет триггер 54, тем самым приводя устройство в исходное состояние. С целью определения соответствия скоростей манипуляции требуемого сигнала и сигнала, наблюдаемого на i-й фиксированной частоте, импульс с выхода элемента И 53 подается на S-входы 55.1 и 57.1 триггеров 55 и 57, которые формируют единичные уровни, которые в свою очередь поступают на соответствующие входы элемента "Сложение по модулю 2" 58. Кроме того, выход элемента И 53 соединен со счетным входом делителя частоты 56, который при поступлении на его вход 32-го импульса формирует импульс сброса триггера 57. Сброс триггера 55 происходит при поступлении на него импульса с выхода 52.4 делителя частоты 52. При несовпадении импульсов, формируемых триггерами 55 и 57, на выходе элемента "Сложение по модулю 2" 58 сформируется единичный уровень, который сбросит триггер 54 в нулевое состояние, который в свою очередь запретит работу делителя частоты 52, что приведет к установке устройства в исходное состояние, и последует перестройка приемника на новую фиксированную частоту.

Блок запоминания сигнала тактовой частоты 6 работает следующим образом. Генератор 63 вырабатывает последовательность импульсов частотой, в 32 раза большей, чем тактовая, аналогично как и генератор 51 ЖФТЧ 5. С выхода генератора 63 импульсы поступают на счетный вход 62.1 делителя частоты 62. С выхода 5.3 ЖФТЧ 5 импульсная последовательность тактовой частоты поступает на S-вход 61.1 триггера 61. На R вход 61.2 триггера 61 подается нулевой уровень. В случае поступления на S-вход триггера 61 импульса тактовой частоты с выхода 5.3 ЖФТЧ 5 на выходе триггера формируется единичный уровень, который подается на управляющий вход делителя частоты 62, тем самым разрешая работу делителя 62. Выходная последовательность импульсов эталонной тактовой частоты снимается с 32-го разряда делителя частоты 62, который соединен с входом 7.3 ФУРФ 7. Установка в нулевое состояние триггера 61 происходит при подаче на его R-вход положительного импульса путем замыкания кнопки "Установка", соответствующей обучению системы начальной тактовой частоте, при настройке приемника на частоту другого передатчика.

Формирователь уровня разности фаз 7 работает следующим образом. С выхода 5.4 ЖФТЧ 5 последовательность стробирующих импульсов частотой, в 32 раза большей, чем тактовая, поступает на счетный вход 71.1 счетчика 71 ФУРФ 7. На первый управляющий вход 71.2 счетчика 71 поступает последовательность импульсов тактовой частоты с выхода 5.3 ЖФТЧ 5, на второй управляющий вход 71.3 через инвертор 73 поступает последовательность импульсов эталонной тактовой частоты с выхода БЗСТЧ 6. При наличии на управляющих входах 71.2 и 71.3 единичных уровней счетчик 71 производит подсчет количества стробирующих импульсов, которые укладываются во временной интервал между проходами передних фронтов импульсов тактовой частоты с выходов ЖФТЧ 5 и БЗСТЧ 6. При поступлении на управляющие входы 71.2 и 71.3 счетчика 71 первых импульсов последовательностей частоты ЖФТЧ 5 и БЗСТЧ 6, кодовая комбинация на k-разрядном выходе счетчика 71 соответствует числу стробирующих импульсов между фронтами сравниваемых импульсов n1, которое определяет величину Δτ_s1. При поступлении на управляющие входы счетчика 71 вторых импульсов сравниваемых последовательностей счетчик продолжает счет стробирующих импульсов и на выходе формирует кодовую комбинацию числа стробирующих импульсов n1+n2, которая определяет величину Δτ_s1+Δτ_s2. Аналогично при поступлении n-х импульсов тактовой частоты сравниваемых последовательностей счетчик формирует кодовую комбинацию числа стробирующих импульсов n₁+n₂+..+n_j..+n_n, которая определяет величину

Работа счетчика разрешает единичный уровень на входе 71.4 который формируется на выходе инвертора 74 при поступлении на него нулевого уровня с выхода контроля наличия сигнала 3.2 преемника 3. С k-разрядного счетчика 71 кодовая комбинация числа стробирующих импульсов, соответствующая величине

поступает по k-разрядной шине на вход цифроаналогового преобразователя 72, который формирует напряжения U₁, U₂...U_n, соответствующие величинам Δτ_s1,Δτ_s2...Δτ_sn. Работу ЦАП 72 разрешает задний фронт каждого импульса тактовой частоты, вырабатываемой ЖФТЧ 5 путем подачи на управляющий вход 72.2 ЦАП 72 единичных импульсов с выхода инвертора 75, на вход которого поступают импульсы тактовой частоты с выхода 5.3 ЖФТЧ 5. Обнуление счетчика 71 и приведение ФУРФ 7 в начальное состояние осуществляется при поступлении на управляющий вход 71.5 счетчика 71 единичного импульса с выхода "начальная установка" 1.2 формирователя управляющих сигналов 1.

Формирователь пороговых уровней 8 работает следующим образом. С выхода 5.3 ЖФТЧ 5 последовательность импульсов тактовой частоты поступает на вход 81.1 счетчика 8. При наличии на управляющем входе 81.2 счетчика 8 единичного уровня, который формируется инвертором 87 при поступлении на него нулевого уровня с выхода контроля наличия сигнала 3.2 приемника 3, счетчик 81 производит подсчет количества импульсов тактовой частоты. Выход счетчика 81 n-разрядный. Число разрядов n выбирается исходя из периода анализа (числа сравниваемых импульсов тактовой частоты, по которым принимается решение об их совпадении). С выхода счетчика кодовая комбинация о количестве поступивших на его вход импульсов тактовой частоты по 1-разрядным шинам поступает на 1-разрядные адресные входы постоянных запоминающих устройств 82 и 83. ПЗУ 82 запрограммировано таким образом, что первому адресу соответствует значение верхнего порогового уровня B1, второму - B2,...N-y - Bn. ПЗУ 83 запрограммировано таким образом, что первому адресу соответствует значение нижнего порогового уровня A1, второму - A2,...N-y - An. Выходы ПЗУ 82 и 83 k-разрядные. Число разрядов k такое же, как и у счетчика 71 формирователя разности фаз 7, определяемое максимальным количеством стробирующих импульсов, соответствующих величине

по которой принимается решение о совпадении тактовых импульсов. С k-разрядных выходов ПЗУ 82 и 83 кодовые комбинации верхнего и нижнего пороговых уровней, соответствующие каждому импульсу тактовой частоты, поступают по k-разрядным шинам на k-разрядные входы соответствующих цифроаналоговых преобразователей 84 и 85. Работа ЦАП 84 и 85 разрешается по заднему фронту каждого импульса тактовой частоты путем подачи на управляющие входы 84.2 и 85.2 обоих ЦАП единичного импульса с выхода инвертора 86, на вход которого поступают импульсы тактовой частоты с выхода 5.3 ЖФТЧ 5. ЦАП 84 формирует на выходе напряжения верхнего порогового уровня U_B1, U_B2,...,U_Bn а ЦАП 85 напряжения нижнего порогового уровня U_A1, U_A2,...,U_An, соответствующие значениям B₁, B₂...B_n и A₁, A₂...A_n. Обнуление счетчика 81 и приведение формирователя пороговых уровней в начальное состояние осуществляется при поступлении на управляющий вход 81.3 единичного импульса с выхода "начальная установка" 1.2 формирователя управляющих сигналов 1.

Блок сравнения 9 работает следующим образом. С выхода формирователя уровня разности фаз 7 напряжения с уровнем U_j поступают на входы 91.1 и 92.2 компараторов 91 и 92. На вход 91.2 компаратора 91 поступает напряжение верхнего порогового уровня U_Bj с выхода 8.4 формирователя пороговых уровней 8, а на вход 92.1 компаратора 92 напряжение нижнего порогового уровня U_Aj с выхода 8.5 ФПУ 8. Компаратор 91 производит сравнение U_j>U_Bj. Если это неравенство выполняется, то компаратор 91 вырабатывает единичный уровень, который поступает на S-вход 93.1 триггера 93. С выхода триггера 93 единичный уровень поступает на вход 1.3 формирователя управляющих сигналов 1, тем самым подавая команду ФУС на выработку кодовой комбинации новой фиксированной частоты. Компаратор 92 производит сравнение U_j<U_Aj. Если это неравенство выполняется, компаратор 92 вырабатывается единичный уровень, который поступает на S-вход 94.1 триггера 94. С выхода триггера единичный уровень поступает на вход 10.2 индикатора 10, сигнализируя о принадлежности сигнала на данной фиксированной частоте искомому передатчику и на вход 1.5 ФУС 1, тем самым фиксируя настройку приемника на данную фиксированную частоту. Если на n-м шаге процесса ни один компаратор не сформировал единичный уровень, т. е. получилась ситуация неопределенности, когда U_An<U_n<U_Bn, то решение о совпадении импульсов не принято и ФУС 1 по истечении времени анализа сам вырабатывает кодовую комбинацию новой фиксированной частоты. Сброс триггеров 93 и 94 и приведение блока сравнения в начальное состояние будет произведено при поступлении на R-входы 93.2 и 94.2 триггеров единичного уровня с выхода контроля наличия сигнала 3.2 приемника 3 в случае исчезновения сигнала на входе приемника.

Обоснование положительного эффекта предлагаемого устройства осуществлено следующим образом.

Показателем эффективности систем автоматического поиска каналов радиосвязи является вероятность обнаружения сигналов при поиске новой рабочей частоты (канала связи) наблюдаемой радиостанции, если в результате воздействия комплекса помех система связи вынуждена часто производить смену рабочих частот для достижения требуемого качества связи.

Задача состоит в том, чтобы достигнуть максимальной вероятности обнаружения сигнала при минимально возможном времени анализа.

Вероятность обнаружения сигнала на i-й фиксированной частоте будет зависеть от вероятности частотно-временного совпадения частоты настройки приемника с текущей рабочей частотой радиостанции и вероятности идентификации анализируемого сигнала при частотно-временном совпадении.

При перестройке передатчика по N фиксированным частотам вероятность обнаружения данного передатчика будет соответствовать вероятности частотно-временного совпадения частоты настройки приемника с текущей частотой искомого сигнала. Если принять, что длительность опроса канала постоянна t_c=const, то период перестройки по фиксированным частотам будет равен
T = N • t_c,
где t_c - время, в течение которого обеспечивается опрос i-й установленной фиксированной частоты;
N - количество фиксированных частот (фиг. 9).

Скорость перестройки приемника в пределах всего диапазона поиска будет равна
γ = φ_o/T = φ_o/Nt_c,
где φ_o - полоса, занимаемая N частотами.

Для оценки вероятности частотно-временного совпадения частоты настройки приемника с текущей рабочей частотой передатчика воспользуемся соотношением (1)

где Δt_p - время регистрации сигнала, необходимое для его обнаружения;
Δf - полоса частот передачи;
τ_c= const - длительность сигнала, излучаемого на каждой фиксированной частоте.

С учетом, что φ_o= γ•Nt_c

Так как Δf/γ = t_c - время просмотра элементарного участка диапазона (время опроса канала).

Если принять, что время просмотра элементарного участка диапазона равно времени, необходимому для распознавания сигнала t_c= Δt_p, то

где 1≤τ_c/Δt_p<N+1.
Очевидно, что P_совп = 0, при τ_c/Δt_p≤1, и P_совп = 1, если τ_c/Δt_p>N+1. Также очевидно, что вероятность частотно-временного совпадения будет выше при уменьшении времени распознавания. График зависимости P_совп= F(Δt_p) приведен на фиг. 10.

Время распознавания можно уменьшить и повысить вероятность обнаружения путем внедрения в процесс поиска алгоритма сравнения последовательности импульсов начальной тактовой частоты принимаемого сигнала с последовательностями импульсов тактовых частот сигналов на каждой i-й частоте.

Сигнал на каждой i-й фиксированной частоте обладает тактовой частотой f_Ti. Искомый сигнал будет тот, импульсы последовательности тактовой частоты которого совпадают по частоте и времени с эталонной (начальной) последовательностью импульсов тактовой частоты.

Вероятность случайного совпадения n импульсных детерминированных потоков на периоде T¹ определяется по формуле (2)

где σ - заданная длительность перекрытия импульсов;
T_s - период следования импульсов s-го потока (фиг. 8);
τ_s - длительность импульсов s-го потока.

При поиске требуемого сигнала происходит сравнение 2-х импульсных потоков. Это поток импульсов тактовой частоты сигнала на i-й частоте и эталонный поток импульсов тактовой частоты искомого сигнала. Принимая во внимание, что длительности импульсов всех потоков одинаковы, можно записать

Вероятность случайного совпадения эталонного потока с потоком импульсов на любой из N последовательно анализируемых частот равна сумме вероятностей случайного совпадения эталонного потока с потоком на каждой i-й фиксированной частоте.

Так как период анализа T¹, длительность импульсов τ_s и длительность перекрытия σ - постоянны, то можно записать:

Данное выражение определяет вероятность случайного совпадения одного импульса 2-х потоков на интервале времени T¹. Вероятность случайного совпадения k следующих подряд импульсов будет соответствовать произведению k вероятностей совпадения одного импульса на периоде T_sэт эталонного потока, что можно записать в виде

где k = T¹/T_{s эт} - количество сравниваемых импульсов за период анализа.

Отсюда вытекает, что при совпадении на анализируемом периоде всех следующих подряд импульсов, при анализе сигнала на какой-то i-й фиксированной частоте, вероятность правильной идентификации требуемого сигнала будет равна: P_ид = 1 - P_n, или

Полная вероятность обнаружения требуемого сигнала при смене рабочей частоты будет равна произведению вероятностей частотно-временного совпадения частоты настройки приемника с текущей рабочей частотой искомого передатчика P_совп и вероятности идентификации искомого сигнала P_ид.

P_обн = P_совп • P_ид, или, так как Δtp = T¹, то

при 1≤τ_c/Δtp<N+1.
При условии что частотно-временное совпадение частоты настройки приемника с рабочей частотой передатчика произошло, вероятность обнаружения будет зависеть от периода анализа, числа сравниваемых импульсных и заданных значений длительности импульсов τ_s и длительности их перекрытия σ, Так как τ_s-σ есть не что иное, как длительность между фронтами сравниваемых импульсов Δτ_s, то можно сделать вывод, что вероятность обнаружения будет зависеть от величины Δτ_s, по значению которой принимается решение о совпадении импульсов. Значения Δτ_s могут лежать в пределах 0<Δτ_s<0,5T_s. На фиг. 11 представлены графики зависимостей вероятности обнаружения от времени распознавания для различных значений Δτ_s.
При расчетах вероятности обнаружения примем, что периоды следования импульсов сигналов на любой i-й частоте и эталона одинаковы T_{s i}= T_{s эт}. При скорости передачи 100 Бод T_{s эт} = 10 мс, τ_s= 5 мс.
Из графиков видно, что максимальная вероятность обнаружения искомого сигнала будет обеспечена при совпадении всех следующих подряд импульсов сравниваемых потоков на протяжении всего времени излучения сигнала на i-й фиксированной частоте. В этом случае вероятность обнаружения близка к единице (P_обн ≈ 1). Тем не менее можно достичь довольно высокую вероятность обнаружения (P_обн = 0,99) при времени анализа, равном двум периодaм следования импульсов тактовой частоты (в течение времени передачи двух элементарных посылок), при условии обеспечения качественного приема сигнала, когда временные искажения сигнала незначительные Δτ_s= 1 мс, или не более 10% от длительности элементарной посылки. В случае наличия больших временных искажений при плохом качестве приема требуется более длительный период анализа, применяемая последовательная процедура принятия решения по критерию Вальда требует нескольких последовательных измерений, но, тем не менее, обеспечивается вероятность обнаружения (P_обн > 0,95) на периоде, равном времени передачи одного знака (7 элементарных посылок).

Следовательно, заявляемое устройство может обеспечить своевременный поиск сигналов радиостанций, часто сменяющих рабочие частоты, с довольно высокой вероятностью обнаружения за короткое время анализа (время передачи одного знака). В зависимости от решаемых задач время распознавания может выбираться исходя из приоритетности максимальной вероятности обнаружения над временем распознавания или наоборот.

Сравнительный анализ известного устройства и предлагаемого технического решения показывает, что вероятность обнаружения увеличивается с 0,5 до 0,99 для типовых условий функционирования. Это подтверждает существенный положительный эффект от внедрения нового устройства.

Список литературы
1. Мартынов В.А., Селихов Ю.И. Панорамные приемники и анализаторы спектра. - М.: Советское радио, 1964.

2. Седякин Н. М. Элементы теории случайных импульсных потоков. - М.: Советское радио, 1964.

3. Фомин Я.А., Тарловский Г.Р. Статистическая теория распознавания образов. - М.: Радио и связь, 1986.

4. Цифровые и аналоговые интегральные микросхемы: Справочник / С.В. Якубовский, Л.И. Ниссельсон, В.И. Кулешова и др.; Под ред. С.В. Якубовского. - М.: Радио и связь, 1990.

Claims (1)

1. Устройство автоматического поиска сигналов радиостанций, содержащее приемник с антенной, к выходу демодулированного сигнала которого подключен информационный вход обнаружителя сигнала, выход фиксирующего сигнала которого подключен к входу фиксирующего сигнала формирователя управляющих сигналов, выход сигнала кода фиксированной частоты которого подключен к управляющему входу блока опорных частот, выход которого подключен к гетеродинному входу приемника, а выход контроля наличия сигнала приемника подключен к входу контроля наличия сигнала формирователя управляющих сигналов, выход установочного сигнала которого соединен с установочным входом обнаружителя сигнала, в выход сигнала кода фиксированной частоты формирователя управляющих сигналов дополнительно соединен с входом индикации обнаружителя сигнала, отличающееся тем, что выход контроля наличия сигнала приемника дополнительно подключен к входу контроля наличия сигнала обнаружителя сигнала, командный выход которого подключен к командному входу формирователя управляющих сигналов, причем обнаружитель сигнала состоит из ждущего формирователя тактовой частоты, блока запоминания сигнала тактовой частоты, формирователя уровня разности фаз, формирователя пороговых уровней, блока сравнения, индикатора, первый вход которого является входом индикации обнаружителя сигнала, а к второму входу индикатора подключен выход фиксирующего сигнала блока сравнения, который в свою очередь, является выходом фиксирующего сигнала обнаружителя сигнала, кроме того, командный выход блока сравнения является командным выходом обнаружителя сигнала, информационный вход ждущего формирователя тактовой частоты является информационным входом обнаружителя сигнала, а входы установочного сигнала ждущего формирователя тактовой частоты, формирователя уровня разности фаз и формирователя пороговых уровней объединены и являются установочным входом обнаружителя сигнала, выход сигнала тактовой частоты ждущего формирователя тактовой частоты соединен с входами сигнала тактовой частоты блока запоминания сигнала тактовой частоты, формирователя уровня разности фаз, формирователя пороговых уровней, а выход стробирующего сигнала ждущего формирователя тактовой частоты подключен к стробируемому входу формирователя уровня разности фаз, к входу сигнала эталонной тактовой частоты которого подключен выход блока запоминания сигнала тактовой частоты, кроме того, выход формирователя уровня разности фаз подключен к входу сигнала разностного уровня блока сравнения, а к входу сигнала нижнего порогового уровня блока сравнения подключен выход сигнала нижнего порогового уровня формирователя пороговых уровней, выход сигнала верхнего порогового уровня которого подключен к входу сигнала верхнего порогового уровня блока сравнения, а входы контроля наличия сигнала формирователя уровня разности фаз, формирователя пороговых уровней, блока сравнения объединены между собой и являются входом контроля наличия сигнала обнаружителя сигнала.

Images