RU2101760C1

RU2101760C1 - Associative commutator

Info

Publication number: RU2101760C1
Authority: RU
Inventors: Геннадий Иннокентьевич Васильев; Николай Викторович Рябков; Олег Васильевич Петрук; Сергей Владимирович Антонов
Original assignee: Серпуховское высшее военное командно-инженерное училище ракетных войск им.Ленинского комсомола
Priority date: 1991-12-10
Filing date: 1991-12-10
Publication date: 1998-01-10

Abstract

FIELD: computer engineering, in particular, systems for interface between processors and peripheral devices, including memory units. SUBSTANCE: device has feature input group 1, information input group 2, information output group 3, information input group 4, feature input group 5, information output group 6, matrix 7 which has MxN commutation gates, where M+N is number of connected peripheral units. Each commutation gate 7 has information outputs group 8, information inputs group 9, feature inputs groups 10, 11, information outputs group 12, information outputs group 13, delay gates groups 14 ,15, logical comparator 16, two gates groups 17, 18. Method of device operations involves comparison of associative features which are received by feature inputs from connected peripheral units. When they match, device passes information which is received by information inputs. Modes of duplex information transmission between peripheral units and information transmission from one to multiple peripheral units are provided. EFFECT: increased functional capabilities. 2 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано в вычислительных системах для связи процессоров с внешними устройствами, между процессорами, а также между процессорами и запоминающими устройствами. The invention relates to computer technology and can be used in computer systems for communication between processors and external devices, between processors, as well as between processors and storage devices.

Известно устройство для загрузки данных, содержащее группу входных регистров, регистр сдвига, группу регистров номера операнда, группу схем сравнения, две группы блоков элементов И, группу выходных регистров [1]
Недостатками данного устройства является низкое быстродействие и большой объем оборудования.A device for downloading data containing a group of input registers, a shift register, a group of registers of the operand number, a group of comparison circuits, two groups of blocks of AND elements, a group of output registers [1]
The disadvantages of this device is the low speed and a large amount of equipment.

Известно устройство для распределения заданий процессорам, содержащее регистр готовности процессоров, регистр сдвига, две группы из n блоков элементов И (где n-число процессоров) и две группы из элементов ИЛИ, кодовый селектор и элемент И [2]
Недостатками устройства являются сравнительно низкая производительность и существенная сложность.A device for distributing tasks to processors is known, comprising a processor readiness register, a shift register, two groups of n blocks of AND elements (where n is the number of processors) and two groups of OR elements, a code selector, and an AND element [2]
The disadvantages of the device are relatively low productivity and significant complexity.

Наиболее близким по технической сущности к предлагаемому является устройство для сопряжения, содержащее N блоков согласования интерфейса, M регистров адреса и матрицу блоков коммутации размерностью N x M, причем первые информационные вход и выход i-го (i=1, N) блока согласования интерфейса являются соответственно i-м информационным входом м выходом устройства, информационный выход K-го (K=1,M) регистра адреса соединен с первыми информационными входами-выходами блоков коммутации K-го столбца матрицы, информационные входы и выходы блоков коммутации i-й строки матрицы соединена с вторыми информационными выходами и входом i-го блока согласования интерфейса соответственно, входы настройки синхронизации и начальной установки всех блоков коммутации матрицы соединены с входами настройки, синхронизации и начальной установки устройства соответственно, входы выборки регистров адреса с первого по М-й соединены с входом настройки устройства. Кроме того, вторые информационные входы-выходы блоков коммутации k-го столбца матрицы соединены между собой, управляющие входы блоков коммутации i-й строки соединены с управляющим выходом i-го блока согласования интерфейса. При этом блок коммутации содержит схему сравнения, триггер, элемент И, элемент ИЛИ-НЕ, элемент НЕ, два шинных формирователя, информационные входы и выходы которых являются соответственно информационным входом и выходом блока соответственно, информационные входы-выходы первого и второго шинных формирователей являются соответственно первым и вторым информационными входами-выходами блока, первый и второй входы схемы сравнения подключены соответственно к информационному входу и к первому информационному входу-выходу блока, выход схемы сравнения соединен с первым входом элемента ИЛИ-НЕ, выход которого соединен с входом установки триггера, выход которого соединен с первым входом элемента И, второй вход которого соединен с вторым входом элемента ИЛИ-НЕ и с входом настройки блока, входы сброса и синхронизации триггера являются входами начальной установки и синхронизации блока, выход элемента И соединен с входами выборки первого и второго шинных формирователей, вход направления передачи данных первого шинного формирователя соединен с управляющим входом блока и с входом элемента НЕ, выход которого соединен с входом направления передачи данных второго шинного формирователя [3]
Недостатком данного устройства является отсутствие возможности осуществлять двусторонний обмен информацией.The closest in technical essence to the proposed is a device for pairing, containing N blocks matching the interface, M address registers and a matrix of switching blocks of dimension N x M, and the first information input and output of the i-th (i = 1, N) block matching interface accordingly, the ith information input and the device output, the information output of the Kth (K = 1, M) address register is connected to the first information inputs and outputs of the switching blocks of the Kth matrix column, information inputs and outputs of the switching blocks and the i-th row of the matrix is connected to the second information outputs and the input of the i-th block of the matching interface, respectively, the input settings for synchronization and initial installation of all switching blocks of the matrix are connected to the input settings, synchronization and initial installation of the device, respectively, the inputs of the selection of address registers from the first to Mth connected to the input settings of the device. In addition, the second information inputs and outputs of the switching blocks of the k-th column of the matrix are interconnected, the control inputs of the switching blocks of the i-th row are connected to the control output of the i-th interface matching block. Moreover, the switching unit contains a comparison circuit, a trigger, an AND element, an OR-NOT element, an NOT element, two bus drivers, the information inputs and outputs of which are respectively the information input and output of the unit, respectively, the information inputs and outputs of the first and second bus drivers the first and second information inputs and outputs of the block, the first and second inputs of the comparison circuit are connected respectively to the information input and to the first information input and output of the block, the circuit output with the alarm is connected to the first input of the OR-NOT element, the output of which is connected to the input of the trigger setting, the output of which is connected to the first input of the AND element, the second input of which is connected to the second input of the OR-NOT element and to the input of the unit settings, the trigger reset and synchronization inputs are the inputs of the initial installation and synchronization of the block, the output of the AND element is connected to the sampling inputs of the first and second bus formers, the input of the data transmission direction of the first bus former is connected to the control input of the block and to the input ment NOT, the output of which is connected to the input of the data transfer direction of the second bus driver [3]
The disadvantage of this device is the inability to carry out two-way exchange of information.

Целью изобретения является расширение функциональных возможностей за счет реализации возможности осуществления двустороннего обмена информацией. The aim of the invention is the expansion of functionality by implementing the possibility of two-way exchange of information.

Поставленная цель достигается тем, что в ассоциативный коммутатор, содержащий матрицу из M x N блоков коммутации (где M+N количество подключенных внешних устройств), i-й вход первой группы информационных входов устройства (i-1,M) соединен с первыми информационными входами блоков коммутации i-го столбца, i-й вход первой группы признаковых входов устройства соединен с первыми управляющими входами блоков коммутации i-го столбца, j-й (j=1,N)вход второй группы информационных входов устройства соединен с вторыми информационными входами блоков коммутации j-й строки, j-й вход второй группы признаковых входов устройства соединен с вторыми управляющими входами блоков коммутации j-й строки, первые входы блоков коммутации i-го столбца соединены с i-м выходом первой группы выходов устройства, вторые выходы блоков коммутации j-й строки соединены с j-м выходом второй группы выходов устройства. Причем каждый блок коммутации содержит компаратор и первый элемент И, первый и второй входы компаратора соединены соответственно с первым и вторым управляющими входами блока коммутации. Кроме того, каждый блок коммутации содержит второй элемент И и два элемента задержки, причем первый и второй информационные входы блока коммутации соединены соответственно с входами первого и второго элемента задержки, выходы которых соединены соответственно с первыми входами первого и второго элементов И, вторые входы которых соединены с выходом компаратора, выходы первого и второго элементов И соединены соответственно с первым и вторым выходами блока коммутации. This goal is achieved by the fact that in an associative switch containing a matrix of M x N switching units (where M + N is the number of connected external devices), the i-th input of the first group of information inputs of the device (i-1, M) is connected to the first information inputs switching blocks of the i-th column, the i-th input of the first group of characteristic inputs of the device is connected to the first control inputs of the switching blocks of the i-th column, the j-th (j = 1, N) input of the second group of information inputs of the device is connected to the second information inputs of the blocks commutation jth row, jth input of the second group of feature inputs of the device is connected to the second control inputs of the jth row switching blocks, first inputs of the switching blocks of the i-th column are connected to the i-th output of the first group of device outputs, the second outputs of j switching blocks nth lines are connected to the jth output of the second group of device outputs. Moreover, each switching unit contains a comparator and a first element And, the first and second inputs of the comparator are connected respectively to the first and second control inputs of the switching unit. In addition, each switching unit contains a second AND element and two delay elements, the first and second information inputs of the switching unit being connected respectively to the inputs of the first and second delay elements, the outputs of which are connected respectively to the first inputs of the first and second elements AND, the second inputs of which are connected with the output of the comparator, the outputs of the first and second elements AND are connected respectively to the first and second outputs of the switching unit.

На фиг. 1 представлена структурная схема ассоциативного коммутатора; на фиг.2 структурная схема коммутационного элемента. In FIG. 1 is a structural diagram of an associative switch; figure 2 is a structural diagram of a switching element.

Ассоциативный коммутатор содержит группу признаковых входов 1, группу информационных входов 2, группу информационных выходов 3, группу информационных входов 4, группу признаковых входов 5, группу информационных выходов 6, матрицу M x N коммутационных элементов 7, где M+N количество подключенных внешних устройств, причем каждый коммутационный элемент 7 содержит группу информационных выходов 8, группу информационных входов 9, группы признаковых входов 10, 11, группу информационных входов 12, группу информационных выходов 13, группы элементов задержки 14, 15 с временами задержки, равными t14= t15=t16, логический компаратор 16, две группы ключей 17, 18. The associative switch contains a group of feature inputs 1, a group of information inputs 2, a group of information outputs 3, a group of information inputs 4, a group of feature inputs 5, a group of information outputs 6, a matrix M x N switching elements 7, where M + N is the number of connected external devices, each switching element 7 contains a group of information outputs 8, a group of information inputs 9, a group of feature inputs 10, 11, a group of information inputs 12, a group of information outputs 13, a group of delay elements 14, 15 with a delay time equal to t14 = t15 = t16, the logical comparator 16, the two groups of keys 17, 18.

Все элементы устройства известны и могут быть реализованы на основе серийной элементной базы по существующим методам инженерного проектирования, описанным, например, в [4]
Существенность отличительных признаков в формуле изобретения подтверждается тем фактом, что ни в патентной, ни в технической литературе не обнаружены указанные в отличительной части совокупности признаков изобретения. Сопоставительный анализ заявляемого устройства с прототипом показывает, что выявленные функции одно- и двунаправленного обмена информацией обеспечивается за счет выбора нужной информации по ассоциативному признаку. Поэтому можно сделать вывод, что заявляемое техническое решение соответствует критерию "новизна". Кроме того, следует отметить, что положительный эффект, полученный в результате использования совокупности признаков, значительно превышает эффект, который мог бы быть получен от использования каждого признака в отдельности.All elements of the device are known and can be implemented on the basis of a serial elemental base according to existing engineering design methods described, for example, in [4]
The materiality of the distinguishing features in the claims is confirmed by the fact that neither the patent nor the technical literature indicated the distinctive features of the totality of the features of the invention. A comparative analysis of the claimed device with the prototype shows that the identified functions of unidirectional and bidirectional exchange of information is provided by selecting the necessary information on an associative basis. Therefore, we can conclude that the claimed technical solution meets the criterion of "novelty." In addition, it should be noted that the positive effect obtained as a result of using the combination of features significantly exceeds the effect that could be obtained from using each feature individually.

Принцип действия устройства основан на сравнении ассоциативных признаков, поступающих на признаковые входы от подключенных внешних устройств. При их совпадении устройство обеспечивает прохождение информации, поступающей на информационные входы. Причем обеспечена возможность двустороннего обмена информацией между внешними устройствами и передачи информации от одного внешнего устройства к нескольким. The principle of operation of the device is based on a comparison of the associative features arriving at feature inputs from connected external devices. When they coincide, the device provides the passage of information received at the information inputs. Moreover, the possibility of two-way exchange of information between external devices and the transfer of information from one external device to several.

Устройство работает следующим образом. The device operates as follows.

Информационная посылка от i-го (i=1,M) внешнего устройства поступает через информационные входы 2 на информационные входы 9 i-го j-го (j=1,N) коммутационного элемента 7. Информационная посылка от j-го внешнего устройства поступает через информационные входы 5 на информационные входы 12 i-го j-го коммутационного элемента 7. С информационных входов 9 информационная посылка поступает на входы группы элементов задержки 15, а с информационных входов 12 на входы группы элементов задержки 14. Одновременно с информационными посылками поступающие ассоциативные признаки через входы 1, 4 поступают соответственно на признаковые входы 10, 11 i-го j-го коммутационного элемента 7, а через них соответственно на первую и вторую группу входов логического компаратора 16. В случае совпадения ассоциативных признаков с выхода логического компаратора 16 поступает сигнал на вторые входы групп ключей 17, 18, открывающий прохождение информационных посылок, поступающих с выходов групп элементов задержки 14, 15 на первые входы групп ключей 17, 18 соответственно. С выходов группы ключей 17 информационная посылка через информационные выходы 8 коммутационного элемента 7 поступает на информационные выходы 3 устройства. С выходом группы ключей 18 информационная посылка через информационные выходы 13 поступает на информационные выходы 6 устройства. The information package from the i-th (i = 1, M) external device enters through the information inputs 2 to the information inputs 9 of the i-th j-th (j = 1, N) switching element 7. The information package from the j-th external device is received through the information inputs 5 to the information inputs 12 of the i-th jth switching element 7. From the information inputs 9, the information packet arrives at the inputs of the group of delay elements 15, and from the information inputs 12 at the inputs of the group of delay elements 14. At the same time, the incoming associative messagesthe signs through the inputs 1, 4 are received respectively at the characteristic inputs 10, 11 of the i-th j-th switching element 7, and through them, respectively, to the first and second group of inputs of the logical comparator 16. In the case of the association of associative signs, the output of the logical comparator 16 to the second inputs of the key groups 17, 18, opening the passage of information packages arriving from the outputs of the groups of delay elements 14, 15 to the first inputs of the key groups 17, 18, respectively. From the outputs of the group of keys 17 information package through the information outputs 8 of the switching element 7 is supplied to the information outputs 3 of the device. With the release of the group of keys 18, the information package through the information outputs 13 is supplied to the information outputs 6 of the device.

Промышленная реализуемость устройства обусловлена тем, что его схема может быть выполнена на существующей элементной базе. Область применения устройства может быть расширена за счет использования в аппаратуре связи и информационно-измерительной техники. The industrial feasibility of the device is due to the fact that its circuit can be performed on the existing element base. The scope of the device can be expanded through the use of communication equipment and information-measuring equipment.

Claims

An associative switch containing a matrix of M x P switching blocks (where M + P is the number of connected external devices), the i-th input of the first group of information inputs of the device (i 1, M) is connected to the first information inputs of the switching blocks of the i-th column, i the first input of the first group of characteristic inputs of the device is connected to the first control inputs of the switching blocks of the i-th column, the j-th (j 1, П) input of the second group of information inputs of the device is connected to the second information inputs of the switching blocks of the j-th row, j-th input of the second group n different inputs of the device is connected to the second control inputs of the jth row switching blocks, the first outputs of the i-th column switching blocks are connected to the i-th output of the first group of device outputs, the second outputs of the jth row switching blocks are connected to the jth output of the second group the outputs of the device, with each switching unit comprising a comparator and a first element AND, the first and second inputs of the comparator are connected respectively to the first and second control inputs of the switching unit, characterized in that each switching unit contains the second element And two delay elements, the first and second information inputs of the switching unit are connected respectively to the inputs of the first and second delay elements, the outputs of which are connected respectively to the first inputs of the first and second elements of And, the second inputs of which are connected to the output of the comparator, the outputs of the first and the second elements And are connected respectively with the first and second outputs of the switching unit.