RU203219U1

RU203219U1 - Image interpolator

Info

Publication number: RU203219U1
Application number: RU2020134191U
Authority: RU
Inventors: Игорь Дмитриевич Бысов; Владимир Славиевич Панищев
Priority date: 2020-10-19
Filing date: 2020-10-19
Publication date: 2021-03-26

Abstract

Полезная модель относится к вычислительной технике и может быть использована в системах технического зрения для масштабирования изображений.Технической задачей устройства является повышение скорости интерполяции изображений.Техническая задача решается тем, что в устройство для интерполяции изображений, содержащее процессор, тактовый генератор и микросхему памяти введены дополнительно две микросхемы памяти, шина USB и контроллер шины USB. 1 ил.The utility model relates to computer technology and can be used in computer vision systems for image scaling. The technical task of the device is to increase the speed of image interpolation. The technical problem is solved by the fact that an additional two memory chips, USB bus and USB bus controller. 1 ill.

Description

Полезная модель относится к вычислительной технике и может быть использована в системах технического зрения для аппаратного масштабирования статических цифровых изображений.The utility model relates to computer technology and can be used in computer vision systems for hardware scaling of static digital images.

Известен метод и устройство интерполяции № US 6091862, содержащее процессор, тактовый генератор и микросхему памяти. Недостатком устройства является невысокая скорость интерполяции и отсутствие связи с ЭВМ.A known method and device for interpolation No. US 6091862, containing a processor, a clock generator and a memory chip. The disadvantage of the device is the low speed of interpolation and the lack of communication with the computer.

Технической задачей устройства является повышение скорости интерполяции изображений.The technical task of the device is to increase the speed of image interpolation.

Техническая задача решается тем, что в устройство для интерполяции изображений, содержащее процессор, тактовый генератор и микросхему памяти введены дополнительно две микросхемы памяти, шина USB и контроллер шины USB, причем 1 и 2 входы-выходы USB шины подключены к 1 и 2 входам-выходам контроллера шины USB, 1 вход которого соединен с 1 выходом процессора, и 1 выход которого соединен с 1 входом процессора, а 3,4,5 входы-выходы контроллера шины USB и 1 вход-выход процессора соединены соответственно с первыми входами-выходами трех микросхем памяти, причем 1 вход-выход процессора соединен с 6 входом-выходом USB контроллера, 1 выход тактового генератора соединен с 2 входом процессора, а 2 выход процессора соединен с 1 входами трех микросхем памяти, и 3,4,5,6,7,8,9 выходы процессора соединены со 2,3,4,5,6,7,8 входами первой, второй и третей микросхемы памяти.The technical problem is solved by the fact that two additional memory microcircuits, a USB bus and a USB bus controller are introduced into an image interpolation device containing a processor, a clock generator and a memory microcircuit, and 1 and 2 inputs-outputs of the USB bus are connected to 1 and 2 inputs-outputs USB bus controller, 1 input of which is connected to 1 output of the processor, and 1 output of which is connected to 1 input of the processor, and 3,4,5 inputs-outputs of the USB bus controller and 1 input-output of the processor are connected, respectively, to the first inputs-outputs of three microcircuits memory, where 1 input-output of the processor is connected to 6 input-output of the USB controller, 1 output of the clock generator is connected to 2 inputs of the processor, and 2 output of the processor is connected to 1 inputs of three memory chips, and 3,4,5,6,7, 8,9 the outputs of the processor are connected to the 2,3,4,5,6,7,8 inputs of the first, second and third memory chips.

Сущность полезной модели поясняется чертежом, где на фиг. 1 представлена структурная схема устройства для интерполяции изображений.The essence of the utility model is illustrated by a drawing, where FIG. 1 shows a block diagram of a device for interpolating images.

Устройство для интерполяции изображений содержит USB шину 1, контроллер USB шины 2, тактовый генератор 3, процессор 4, микросхемы памяти 5,6,7, причем первый и второй входы-выходы USB шины 1 подключены к первому и второму входам-выходам контроллера шины USB 2, первый вход которого соединен с первым выходом процессора 4, и первый выход которого соединен с первым входом процессора 4, а третий, четвертый и пятый входы-выходы контроллера шины USB 2 и первый вход-выход процессора 4 соединены соответственно с первыми входами-выходами трех микросхем памяти 5,6,7, причем первый вход-выход процессора 4 соединен с шестым входом-выходом USB контроллера 2, первый выход тактового генератора 3 соединен со вторым входом процессора 4, а второй выход процессора 4 соединен с первыми входами трех микросхем памяти 5,6,7, и третий, четвертый, пятый, шестой, седьмой, восьмой и девятый выходы процессора 4 соединены со вторым, третьим, четвертым, пятым, шестым, седьмым и восьмым входами микросхем памяти 5,6,7 параллельно.The device for interpolating images contains a USB bus 1, a USB bus controller 2, a clock generator 3, a processor 4, memory chips 5,6,7, and the first and second inputs-outputs of the USB bus 1 are connected to the first and second inputs-outputs of the USB bus controller 2, the first input of which is connected to the first output of the processor 4, and the first output of which is connected to the first input of the processor 4, and the third, fourth and fifth inputs-outputs of the USB bus controller 2 and the first input-output of the processor 4 are connected, respectively, to the first inputs-outputs three memory chips 5,6,7, where the first input-output of the processor 4 is connected to the sixth input-output of the USB controller 2, the first output of the clock generator 3 is connected to the second input of the processor 4, and the second output of the processor 4 is connected to the first inputs of the three memory microcircuits 5,6,7, and the third, fourth, fifth, sixth, seventh, eighth and ninth outputs of the processor 4 are connected to the second, third, fourth, fifth, sixth, seventh and eighth inputs of memory chips 5,6,7 in parallel.

Устройство работает следующим образом. The device works as follows.

По шине USB 1 в контроллер шины USB 2 передается команда на начало загрузки данных. Контроллер шины USB 2 выставляет на линию первого выхода сигнал низкого уровня, который сигнализирует процессору 4, что внешнее устройство требует доступ к локальной памяти. Если шина обмена данными с памятью не занята, и есть необходимость в получении данных - процессор 4 выставляет на линию управления USB контроллером 2 приоритетную команду на чтение или запись в память, после чего подает на линию своего первого выхода сигнал, информирующий USB контроллер 2 о необходимости выполнить команду.The USB 1 bus sends a command to the USB 2 bus controller to start downloading data. The USB 2 bus controller sets a low-level signal to the first output line, which signals to processor 4 that an external device requires access to local memory. If the memory bus is not busy, and there is a need to receive data, processor 4 sets a priority command to read or write to the memory on the USB controller 2 control line, after which it sends a signal to its first output line informing USB controller 2 of the need execute the command.

При чтении или записи данных процессор 4 выставляет на шину адреса, соединяющую его второй выход с первыми входами трех микросхем памяти 5,6,7 адрес ячейки памяти, к которой он, или контроллер USB 2 хотят получить доступ. Одновременно с этим процессор 4 через специализированные третий, четвертый, пятый, шестой, седьмой, восьмой, девятый выходы также осуществляет управление режимом работы, синхронизацией и обновлением во всех модулях памяти 5,6,7.When reading or writing data, processor 4 sets the address of the memory cell to which it, or the USB 2 controller, wants to access the address bus, connecting its second output to the first inputs of three memory chips 5,6,7. At the same time, processor 4, through specialized third, fourth, fifth, sixth, seventh, eighth, ninth outputs, also controls the operating mode, synchronization and update in all memory modules 5,6,7.

Изображения передаются по трем портам приема-передачи данных USB контроллера 2, подключенным по шине данных, соединяющей третий, четвертый и пятый входы-выходы контроллера шины USB 2 и первый вход-выход процессора 4 с первыми входами-выходами трех микросхем памяти 5,6,7 соответственно, к трем портам приема-передачи данных модулей памяти 5,6,7. При процессе обработки изображений процессор 4 получает, обрабатывает и отсылает обратно изображения по шине данных.Images are transmitted via three USB data transfer ports of controller 2 connected via a data bus connecting the third, fourth and fifth inputs / outputs of the USB 2 bus controller and the first input / output of processor 4 with the first inputs / outputs of three memory chips 5,6, 7, respectively, to three ports of data reception and transmission of memory modules 5,6,7. In the process of image processing, the processor 4 receives, processes and sends back images via the data bus.

Выбор ячейки внутри каждого модуля памяти 5,6,7 определяется сигналами с шины адреса, общей для всех модулей памяти 5,6,7. Управление чтением - записью, обновлением и выборам адреса осуществляется процессором 4. The selection of a cell within each 5,6,7 memory module is determined by signals from the address bus common to all memory modules 5,6,7. Reading - writing, updating and address selection is controlled by processor 4.

Таким образом, предложенное решение позволяет увеличить скорость интерполяции изображений за счет введения в устройство трех микросхем памяти 5,6,7 и распараллеливания алгоритма билинейной интерполяции изображений.Thus, the proposed solution makes it possible to increase the speed of image interpolation by introducing three memory chips 5,6,7 into the device and parallelizing the bilinear image interpolation algorithm.

Claims

A device for interpolating images containing a processor, a clock generator and a memory microcircuit, characterized in that two additional memory microcircuits, a USB bus and a USB bus controller are introduced, and the first and second inputs-outputs of the USB bus are connected to the first and second inputs-outputs of the bus controller USB, the first input of which is connected to the first output of the processor, and the first output of which is connected to the first input of the processor, and the third, fourth and fifth inputs-outputs of the USB bus controller and the first input-output of the processor are connected, respectively, to the first inputs-outputs of three memory chips, wherein the first input-output of the processor is connected to the sixth input-output of the USB controller, the first output of the clock generator is connected to the second input of the processor, and the second output of the processor is connected to the first inputs of three memory chips, and the third, fourth, fifth, sixth, seventh, eighth and the ninth outputs of the processor are connected to the second, third, fourth, fifth, sixth, seventh and eighth inputs three memory chips in parallel.