RU2029367C1 - Устройство для воспроизведения изломных и разрывных функций - Google Patents

Устройство для воспроизведения изломных и разрывных функций Download PDF

Info

Publication number
RU2029367C1
RU2029367C1 SU5002770A RU2029367C1 RU 2029367 C1 RU2029367 C1 RU 2029367C1 SU 5002770 A SU5002770 A SU 5002770A RU 2029367 C1 RU2029367 C1 RU 2029367C1
Authority
RU
Russia
Prior art keywords
output
input
switch
inputs
analog relay
Prior art date
Application number
Other languages
English (en)
Inventor
Л.И. Волгин
Original Assignee
Ульяновский политехнический институт
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ульяновский политехнический институт filed Critical Ульяновский политехнический институт
Priority to SU5002770 priority Critical patent/RU2029367C1/ru
Application granted granted Critical
Publication of RU2029367C1 publication Critical patent/RU2029367C1/ru

Links

Images

Abstract

Устройство для воспроизведения изломных и разрывных функций относится к автоматике и аналоговой вычислительной технике и может быть использовано для воспроизведения семейства типовых и нетиповых кусочно-разрывных и изломных функций и для воспроизведения аналоговых логических операций. Сущность изобреения: устройство содержит аналоговые релейные элементы 5, 6, один из которых выполнен на дифференциальном усилителе 8 и двух переключателях 9 и 10, а другой - на дифференциальном усилителе 13 и переключателе 14, а также инвертор 7. 3 з.п. ф-лы, 6 ил.

Description

Изобретение относится к автоматике и аналоговой вычислительной технике и может быть использовано для воспроизведения семейств типовых кусочно-изломных и кусочно-разрывных функций, включая гистерезисные функции, с одной и (или) двумя точками излома и (или) разрыва.
Целью изобретения является расширение функциональных возможностей за счет расширения класса воспроизводимых функций.
На фиг. 1 изображена базовая схема устройства; на фиг.2 и 3 изображены примеры включения базовой схемы по фиг.1 и воспроизводимые при этом функции; на фиг.4 - графики функций, воспроизводимых схемой по фиг.3д; на фиг.5 - схемы включения для воспроизведения семейства гистерезисных функций; на фиг.6 - графики гистерезисных функций, воспроизводимых схемами по фиг.6.
Устройство содержит первый и второй управляющие входы, на которые подаются соответственно входные управляющие напряжения х1 и х2, с первого по четвертый информационные входы 1-4, первый 5 и второй 6 аналоговые релейные элементы (реляторы), инвертор 7 знака, дифференциальный компаратор 8 и переключатели 9, 10 первого релейного элемента 5, резисторы 11 и 12, дифференциальный компаратор 13 и переключатель 14 второго релейного элемента 6.
При изображенных на фиг.1 положениях переключателей напряжения на неинвертирующих входах компараторов 8, 13 больше напряжений на их инвертирующих входах. В каждом релейном элементе 5, 6 выходы компараторов соединены с управляющими входами их переключателей. Управляющее напряжение х1 подается на неинвертирующий вход компаратора 8 и через резистор 11 на неинвертирующий вход компаратора 13. Управляющее напряжение х2 подается на инвертирующий вход компаратора 8 и через резистор 12 на неинвертирующий вход компаратора 13. Задающие напряжения у1, у2, у3, у4 подаются на информационные входы 1-4 устройства, которые соединены соответственно с входными (информационными) выводами первого 9 и второго 10 переключателей первого релейного элемента 5. Первый выход релейного элемента 5 (выходной вывод переключателя 9) подключен к первому входному выводу переключателя 14 и к второму выходу устройства. Второй выход релейного элемента 5 (выходной вывод переключателя 6) присоединен к входу инвертора 7 и к третьему выходу устройства. Выход инвертора 7 подключен к второму входному выводу переключателя 14 и к четвертому выходу устройства. Выход релейного элемента 6 (выходной вывод переключателя 14) присоединен к первому (основному) выходу устройства. Пятый выход является дублирующим.
Работает устройство следующим образом.
По первому выходу устройство воспроизводит функцию ситуационного мультиплексирования
Z1=
Figure 00000002
Figure 00000003
Figure 00000004
Figure 00000005
Figure 00000006
которая является порождающей для класса воспроизводимых функций. Для первой (Z1=-y4) и четвертой (Z1=y1) ситуаций выходное напряжение Z1 не зависит от знака управляющего напряжения х2. При этом полярность напряжения k1x1+k2x2 на неинвертирующем входе компаратора 13 определяется как значениями и полярностью управляющих напряжений х1 и х2, так и коэффициентами передачи k1=R2/(R1+R2), k2= R1/(R1+R2), где R1 и R2 есть сопротивления резисторов 11 и 12.
На фиг. 2а представлено условное изображение базовой схемы (фиг.1) без дублирующего выхода Z5= x1. В зависимости от конкретных значений задающих напряжений yi и заданных комбинациях соединений входных выводов устройство воспроизводит различные типовые кусочно-изломные, кусочно-разрывные и кусочно-сшитые функции с одной и (или) двумя точками излома и (или) разрыва. В частности, при соединении информационных входов в соответствии с фиг.2б воспроизводится функция двухпорогового компарирования (функция допускового контроля) при R1= R2 (при k1=k2=0,5). Здесь и в дальнейшем изложении графики, изображенные сплошной линией, соответствуют случают х2>0, пунктирной линией - случаю х2<0.
При у14=у, у23=0 и х2 ≠0 cхема по фиг.2а воспроизводит функцию безгистерезисного однопозиционного реле (фиг.2в), инвариантную к знаку напряжения х2. При х2=0 схема по фиг.2в воспроизводит функцию компарирования.
Схема по фиг.2г при х2 ≠0 воспроизводит режекторную модуль-функцию, а при х2=0 - модуль-функцию Z1=
Figure 00000007
x
Figure 00000008
.
Cхема по фиг.2д при х1=var, x2=const является селекторным фильтром уровней сигнала х2 с инверсией (х2<0) и без инверсии (х2>0) его передачи. При х1= var, x2=var схема по фиг.2д является амплитудным модулятором-демодулятором с подавлением сигнала вне рабочего участка характеристики.
Схема по фиг.3а при х1=var, x2=const воспроизводит семейство предикатных функций параллельного двустороннего ограничения с инверсной (х2<0) и неинверсной (х2>0) передачей напряжения х1.
Схема по фиг. 3б воспроизводит функцию инверсии-повторения напряжения х1, которая при х2=0 вырождается в непрерывнологическую модуль-функцию Z1=
Figure 00000009
x
Figure 00000010
.
Схема по фиг.3в при х1=var воспроизводит предикатную модуль-функцию с селекторным ограничением срединного участка, которая при у=х2вырождается в непрерывнологическую модуль-функцию с селекторным ограничением (фиг.3г).
Схема по фиг.3д при х1=var, x2=const воспроизводит непрерывнологическую функцию двустороннего параллельного ограничения с инверсной (х2<0) и неинверсной (х2>0) передачей напряжения х1. При х1=var, x2=var схема по фиг.3д воспроизводит операцию амплитудной модуляции-демодуляции с ограничением сигнала вне рабочего участка характеристики. Для всех схем по фиг.2,3 R1=R2, т.е. k1=k2=0,5.
Дальнейшее расширение классов воспроизводимых функций возможно путем снятия напряжений с дополнительных выходов Z2, Z3, Z4(несимметричные выходы) и между выходными выводами устройства (симметричные выходы). В частности, на фиг.4 приведены графики функций при снятии выходных напряжений в схеме по фиг.3д с дополнительных выходов и разностных сигналов между этими выводами. При снятии выходных напряжений с выходов Z2, Z3, Z4 в схеме по фиг. 3д воспроизводится соответственно базовые операции непрерывной логики выделения минимального Z2=min(x1, x2) (функция одностороннего параллельного ограничения сверху - фиг. 4а), максимального Z3=max(x1, x2) (функция одностороннего параллельного ограничения снизу - фиг.4б) и операция инвертирования функции Z3:Z4=-Z3=min(-x1, -x2).
При снятии разностного напряжения между вторым и третьим выходами в схеме по фиг.3д воспроизводится смещенная модуль-функция Z2-Z3=-
Figure 00000011
x1- x2| (фиг.4в).
При снятии в схеме по фиг.3д напряжения между основным и пятым выходами воспроизводится функция двустороннего последовательного ограничения Z1-Z5 (фиг. 4г). При снятии напряжений между выходами Z2 и Z5, Z3 и Z5 воспроизводятся функции Z2-Z5 (фиг.4д) и Z3-Z5 (фиг.4е) одностороннего последовательного ограничения.
Во всех вышеприведенных примерах точки излома (разрыва) по оси абсцисс относительно начала координат являются симметричными, так как было принято R1=R2. Классы воспроизводимых устройством функций могут быть расширены введением асимметрии путем соответствующего изменения сопротивлений R1 и R2 резисторов 11 и 12, т.е. путем изменения коэффициентов передачи k1 и k2. В частности, в предельном случае при k1=0 (при k2=1), что соответствует устранению в релейном элементе 6 резистора 12 (R2 = ∞), схема по фиг.3д воспроизводит функции, изображенные на фиг.4ж (х2<0) и фиг.4з (х2>0).
Базовая схема (фиг. 1) может быть использована для воспроизведения гистерезисных и неоднозначных функций. В частности, при Z2=x1 (фиг.5а) воспроизводятся гистерезисные функции, изображенные на фиг.6а, б, в. При отождествлении в схеме по фиг.5а переменных х и у4, т.е. при х=у4(фиг.5б), воспроизводятся гистерезисные функции, изображенные на фиг. 6г, д. При отождествлении в схеме по фиг.5а переменных х и у3 (при х=у3) по выходу Z3 воспроизводится гистерезисная функция с наклонным участком прямой ветви характеристики (фиг. 6е). На фиг. 6ж, з изображены графики воспроизводимых схемой по фиг.5а функций при снятии выходных напряжений между выходами Z3 и Z5 при х=у4 (фиг.6ж) и при х=у3 (фиг.6з).
Базовая схема по фиг.1 позволяет также воспроизводить неоднозначные нелинейные функции. Для этого в качестве второй управляющей переменной х2 необходимо использовать производную от х1 по времени t, т.е. х2=
Figure 00000012
=dx1(t)/dt. Тогда при х2>0 (при движении х1 "вперед") изображающая точка движется по прямой ветви характеристики (на фиг.2. 3 это графики, изображенные сплошной линией), а при изменении направления движения изображающей точки на обратное она переходит на обратную ветвь (на фиг.2, 3 это графики, изображенные штриховыми линиями).

Claims (4)

1. УСТРОЙСТВО ДЛЯ ВОСПРОИЗВЕДЕНИЯ ИЗЛОМНЫХ И РАЗРЫВНЫХ ФУНКЦИЙ, содержащее первый и второй аналоговые релейные элементы, каждый из которых выполнен в виде дифференциального компаратора, подключенного выходом к управляющему входу переключателя, инвертор, причем выход переключателя второго аналогового релейного элемента является первым выходом устройства, выход переключателя первого аналогового релейного элемента, являющийся вторым выходом устройства, соединен с первым информационным входом переключателя второго аналогового релейного элемента, второй информационный вход которого соединен с выходом инвертора, неинвертирующий и инвертирующий входы дифференциального компаратора первого аналогового релейного элемента являются соответственно первым и вторым управляющими входами устройства, а первый и второй информационные входы переключателя первого аналогового релейного элемента являются соответственно первым и вторым информационными входами устройства, отличающееся тем, что в первый аналоговый релейный элемент введен дополнительный переключатель, управляющий вход которого соединен с выходом дифференциального компаратора первого аналогового релейного элемента, первый и второй информационные входы являются соответственно вторым и третьим информационными входами устройства, а выход, являющийся третьим выходом устройства, подключен к входу инвертора, выход которого является четвертым выходом устройства, инвертирующий вход дифференциального компаратора второго аналогового релейного элемента соединен с общей шиной устройства, а неинвертирующий вход через соответствующие резисторы подключен к первому и второму управляющим входам устройства.
2. Устройство по п.1, отличающееся тем, что второй и третий информационные входы устройства объединены и подключены к его первому управляющему входу, а первый и четвертый информационные входы устройства подключены к общей шине устройства.
3. Устройство по п.1, отличающееся тем, что второй и третий информационные входы устройства объединены и подключены к его первому управляющему входу, первый и четвертый информационные входы объединены и подключены к его второму управляющему входу.
4. Устройство по п.1, отличающееся тем, что второй выход устройства подключен к первому управляющему входу устройства.
SU5002770 1991-07-01 1991-07-01 Устройство для воспроизведения изломных и разрывных функций RU2029367C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
SU5002770 RU2029367C1 (ru) 1991-07-01 1991-07-01 Устройство для воспроизведения изломных и разрывных функций

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
SU5002770 RU2029367C1 (ru) 1991-07-01 1991-07-01 Устройство для воспроизведения изломных и разрывных функций

Publications (1)

Publication Number Publication Date
RU2029367C1 true RU2029367C1 (ru) 1995-02-20

Family

ID=21585477

Family Applications (1)

Application Number Title Priority Date Filing Date
SU5002770 RU2029367C1 (ru) 1991-07-01 1991-07-01 Устройство для воспроизведения изломных и разрывных функций

Country Status (1)

Country Link
RU (1) RU2029367C1 (ru)

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
Авторское свидетельство СССР N 1300507, кл. G 06G 7/25, 1985. *

Similar Documents

Publication Publication Date Title
CA1230413A (en) External synchronizing method and apparatus for information transmission system
KR960704359A (ko) 전하 전달회로
EP2312489A3 (en) Method and circuit for providing interface signals between integrated circuits
US5386182A (en) Apparatus for driving a stepping motor
US5408422A (en) Multiplication circuit capable of directly multiplying digital data with analog data
RU2029367C1 (ru) Устройство для воспроизведения изломных и разрывных функций
US4168440A (en) LC Simulated filter with transmission zeros
US4583119A (en) Signal interface circuit
KR890015501A (ko) 모드 절환에 의한 비디오 엠퍼 시스 처리를 가능하게 한 디지탈 필터
JPS58131811A (ja) 電気素子シュミレータを有する積分器/フィルタ回路
US5185537A (en) Gate efficient digital glitch filter for multiple input applications
US5204982A (en) Method and apparatus for digital switching of fm signals with reduced crosstalk
KR100320316B1 (ko) 제1 회로의 신호 입력을 적어도 한 개의 제2 회로의 신호 출력으로 직류(dc)를 적용하는 방법 및 장치
US4255712A (en) Digital waveform conditioning circuit
RU2029366C1 (ru) Генератор предикатных и аргументных функций двух переменных
KR840006105A (ko) 추출 및 복조용 fir 필터
JPH01261047A (ja) Acカップリング受信回路
US3013163A (en) Diode pulse gating circuit
KR102348144B1 (ko) 전류 컨베이어를 이용한 터치입력 감지장치
RU2123203C1 (ru) Устройство для воспроизведения линейно-изломных функций
RU2106739C1 (ru) Инвертирующий усилитель
RU2068581C1 (ru) Устройство для воспроизведения функции равенства
SU905994A1 (ru) Формирователь импульсов
EP0584786A1 (en) Averaging circuit
SU983647A1 (ru) Устройство контрол напр жений с двухсторонним допуском