RU2023290C1

RU2023290C1 - Modulo multiplying device

Info

Publication number: RU2023290C1
Authority: RU
Inventors: В.А. Краснобаев; В.П. Ирхин; В.В. Потапов; Н.И. Можаев
Original assignee: Краснобаев Виктор Анатольевич
Priority date: 1992-01-22
Filing date: 1992-01-22
Publication date: 1994-11-15

Abstract

FIELD: automatics and computer engineering; computers and devices functioning in residual class system. SUBSTANCE: device has auxiliary modulo 2 adder 15, two AND gates 16,18 and NOT gate 17. The device is characterized in that groups of AND gates are replaced for two AND gates so as to provide modulo multiplying. EFFECT: simplified construction. 1 dwg

Description

Изобретение относится к области автоматики и вычислительной техники и может быть использовано в вычислительных машинах и устройствах, функционирующих в системе остаточных классов. The invention relates to the field of automation and computer engineering and can be used in computers and devices operating in a system of residual classes.

Известно устройство (аналог) для умножения в системе остаточных классов (авт. св. N 922731, кл. G 06 F 7/52, 1982), содержащее входные регистры, дешифраторы, ключи, коммутатор, выходной регистр, сумматор по модулю два, группы элементов ИЛИ, элементы И и ИЛИ. Недостаток данного устройства - большой объем используемого оборудования. A device (analogue) is known for multiplication in a system of residual classes (ed. St. N 922731, class G 06 F 7/52, 1982), containing input registers, decoders, keys, a switch, an output register, an adder modulo two, groups elements OR, elements AND and OR. The disadvantage of this device is the large amount of equipment used.

Близким по технической сущности (аналогом) к предлагаемому изобретению является устройство (1), содержащее входные регистры, дешифраторы, группы элементов ИЛИ, элементы ИЛИ, группы элементов И, коммутатор, шифратор, сумматор по модулю Р, выходной регистр, элементы И. Недостаток устройства - большой объем используемого оборудования. Close in technical essence (analogue) to the present invention is a device (1) containing input registers, decoders, groups of OR elements, OR elements, groups of AND elements, switch, encoder, adder modulo P, output register, elements I. Device disadvantage - a large amount of equipment used.

Наиболее близким по технической сущности (прототипом) к предполагаемому изобретению является устройство (2), содержащее входные и выходной регистры, два дешифратора, три группы элементов ИЛИ, четыре группы элементов И, пять элементов ИЛИ, два элемента И, табличный вычислитель значений вида α^lβ^l(modP/2) + P/2 (P - модуль) и шифратор.The closest in technical essence (prototype) to the alleged invention is a device (2) containing input and output registers, two decoders, three groups of OR elements, four groups of AND elements, five OR elements, two AND elements, a table calculator of values of the form α ^l β ^l (modP / 2) + P / 2 (P - module) and encoder.

Недостаток прототипа - большое количество используемого оборудования, ввиду возможности реализации операции модульного умножения без двух групп элементов И. Количество элементов И в каждой группе равно Р, т.е. с ростом модуля устройства данный недостаток растет. The disadvantage of the prototype is the large amount of equipment used, due to the possibility of implementing the operation of modular multiplication without two groups of elements I. The number of elements And in each group is P, i.e. with the growth of the device module, this disadvantage grows.

Задача, на решение которой направлено заявляемое изобретение, состоит в повышении надежности перспективных образцов вычислительной техники. The problem to which the invention is directed, is to increase the reliability of promising samples of computer technology.

Технический результат выражается в уменьшении количества оборудования, необходимого для реализации устройств для выполнения операций модульного умножения. The technical result is expressed in a decrease in the amount of equipment needed to implement devices for performing modular multiplication operations.

Технический результат достигается тем, что в устройство, содержащее два входные и выходной регистры, два дешифратора, две группы элементов И, табличный вычислитель значений вида α^lβ^l(modP/2) + P/2, два элемента ИЛИ, три группы элементов ИЛИ и шифратор, причем входы первого и второго операндов устройства соединены соответственно с входами первого и второго входных регистров, выходы которых соединены соответственно с входами первого и второго дешифраторов, первые группы выходов которых соединены соответственно с первыми входами элементов ИЛИ первой и второй группы и входами первого и второго элементов ИЛИ, а вторые группы выходов - с вторыми входами элементов ИЛИ первой и второй групп, выходы табличного вычислителя значения вида α^lβ^l(modP/2) + P/2 соединены соответственно с первыми входами элементов И первой и второй групп, выходы которых соединены с первыми и вторыми входами элементов ИЛИ третьей группы, введены сумматор по модулю два, два элемента И и элемент НЕ, причем выходы первого и второго элементов ИЛИ соединены соответственно с первым и вторым входами сумматора по модулю два, выход которого соединен с первым входом второго элемента И и входом элемента НЕ, выход которого соединен с первым входом первого элемента И, вторые входы первого и второго элементов И соединены с входом управления устройством, а выходы - соответственно с вторыми входами элементов И первой и второй групп, выходы элементов ИЛИ первой и второй группы соединены соответственно с первой и второй группами входов табличного вычислителя значений вида α^lβ^l(modP/2) + P/2, выходы элементов ИЛИ третьей группы соединены с входами шифратора, выход которого соединен с входом выходного регистра, выход которого является выходом устройства.The technical result is achieved by the fact that in a device containing two input and output registers, two decoders, two groups of AND elements, a table calculator of values of the form α ^l β ^l (modP / 2) + P / 2, two OR elements, three groups of OR elements and an encoder, and the inputs of the first and second operands of the device are connected respectively to the inputs of the first and second input registers, the outputs of which are connected respectively to the inputs of the first and second decoders, the first groups of outputs of which are connected respectively to the first inputs of OR elements the first and second groups and the inputs of the first and second OR elements, and the second groups of outputs - with the second inputs of the OR elements of the first and second groups, the outputs of the tabular calculator values of the form α ^l β ^l (modP / 2) + P / 2 are connected respectively to the first inputs the And elements of the first and second groups, the outputs of which are connected to the first and second inputs of the OR elements of the third group, an adder modulo two, two And elements and the NOT element are introduced, and the outputs of the first and second OR elements are connected respectively to the first and second inputs of the adder modulo d a, the output of which is connected to the first input of the second element AND and the input of the element NOT, the output of which is connected to the first input of the first element And, the second inputs of the first and second elements And are connected to the control input of the device, and the outputs, respectively, with the second inputs of the elements And the first and second groups, outputs of elements or first and second groups are connected respectively to first and second inputs of the calculator groups tabular form values α ^{^l} β ^l (modP / 2) + P / 2, OR element outputs of the third group are connected to inputs of the encoder, the output of which on coupled to the input of the output register whose output is the output of the apparatus.

Сущность изобретения состоит в замене двух групп элементов И двумя элементами И при проведении операции модульного умножения. The invention consists in the replacement of two groups of elements AND two elements AND during the operation of modular multiplication.

Возможность достижения положительного эффекта от использования данного изобретения состоит в уменьшении количества оборудования. The ability to achieve a positive effect from the use of this invention is to reduce the amount of equipment.

На чертеже представлена структурная схема устройства, где 1 - вход первого операнда устройства, 2 - вход второго операнда устройства, 3 - первый входной регистр, 4 - второй входной регистр, 5 - первый дешифратор, 6 - второй дешифратор, 7 - первая группа элементов ИЛИ, 8 - вторая группа элементов ИЛИ, 9 - первый элемент ИЛИ, 10 - второй элемент ИЛИ, 11 - табличный вычислитель значений вида α^lβ^l(modP/2) + P/2, 12 - первая группа элементов И, 13 - вторая группа элементов И, 14 - третья группа элементов ИЛИ, 15 - сумматор по модулю два, 16 - второй элемент И, 17 - элемент НЕ, 18 - первый элемент И, 19 - вход управления устройством, 20 - шифратор, 21 - выходной регистр, 22 - выход устройства.The drawing shows a structural diagram of the device, where 1 is the input of the first operand of the device, 2 is the input of the second operand of the device, 3 is the first input register, 4 is the second input register, 5 is the first decoder, 6 is the second decoder, 7 is the first group of elements OR , 8 - the second group of OR elements, 9 - the first OR element, 10 - the second OR element, 11 - the table calculator of values of the form α ^l β ^l (modP / 2) + P / 2, 12 - the first group of AND elements, 13 - the second group of elements AND, 14 - third group of OR elements, 15 - adder modulo two, 16 - second element AND, 17 - element NOT, 18 - first ith element And, 19 - device control input, 20 - encoder, 21 - output register, 22 - device output.

Входы первого 1 и второго 2 операндов устройства соединены соответственно с входами первого 3 и второго 4 входных регистров, выходы которых соединены соответственно с входами первого 5 и второго 6 дешифраторов, первые группы выходов которых соединены соответственно с первыми входами элементов ИЛИ первой 7 и второй 8 групп и входами первого 9 и второго 10 элементов ИЛИ, а вторые группы выходов - с вторыми входами элементов ИЛИ первой 7 и второй 8 групп, выходы табличного вычислителя 11 значений вида α^lβ^l(modP/2) + P/2 соединены соответственно с первыми входами элементов И первой 12 и второй 13 групп, выходы которых соединены с первыми и вторыми входами элементов ИЛИ третьей 14 группы, выходы первого 9 и второго 10 элементов ИЛИ соединены соответственно с первым и вторым входами сумматора 15 по модулю два, выход которого соединен с первым входом второго 16 элемента И и входом элемента НЕ 17, выход которого соединен с первым входом первого 18 элемента И, вторые входы первого 18 и второго 16 элементов И соединены с входом 19 управления устройством, а выходы - соответственно с вторыми входами элементов И первой 12 и второй 13 групп, выходы элементов ИЛИ первой 7 и второй 8 групп соединены соответственно с первой и второй группами входов табличного вычислителя 11 значений вида α^lβ^l(modP/2) + P/2, выходы элементов ИЛИ третьей 14 группы соединены с входами шифратора 20, выход которого соединен с входом выходного 21 регистра, выход которого является выходом 22 устройства.The inputs of the first 1 and second 2 operands of the device are connected respectively to the inputs of the first 3 and second 4 input registers, the outputs of which are connected respectively to the inputs of the first 5 and second 6 decoders, the first groups of outputs of which are connected respectively to the first inputs of the OR elements of the first 7 and second 8 groups and the inputs of the first 9 and second 10 elements OR, and the second groups of outputs - with the second inputs of the OR elements of the first 7 and second 8 groups, the outputs of the table computer 11 values of the form α ^l β ^l (modP / 2) + P / 2 are connected respectively to the first the inputs of the AND elements of the first 12 and second 13 groups, the outputs of which are connected to the first and second inputs of the OR elements of the third 14 groups, the outputs of the first 9 and second 10 OR elements are connected respectively to the first and second inputs of the adder 15 modulo two, the output of which is connected to the first the input of the second 16 AND elements and the input of the HE 17 element, the output of which is connected to the first input of the first 18 AND elements, the second inputs of the first 18 and second 16 AND elements are connected to the device control input 19, and the outputs, respectively, to the second inputs of the AND elements rvoy 12 and second 13 groups, the outputs of elements or the first 7 and second 8 groups respectively connected to the first and second groups of input table calculator 11 kinds of values of α ^{^l} β ^l (modP / 2) + P / 2 elements outputs OR of the third group 14 are connected with the inputs of the encoder 20, the output of which is connected to the input of the output 21 of the register, the output of which is the output of the device 22.

Устройство для умножения по модулю работает следующим образом. Device for multiplication modulo works as follows.

По входам 1 и 2 входные операнды А' и В' в двоичном коде поступают на соответствующие входные регистры 3 и 4, с выходов которых поступают на соответствующие дешифраторы 5 и 6. С выходов дешифраторов 5 и 6 операнды А' и В' в десятичном коде поступают на соответствующие элементы ИЛИ 7 и 8, с выходов которых операндыα¹ и β¹(А¹ = (γ_A ¹,α^l), В^l =(γ_B,β^l)) поступают на входы табличного вычислителя 11. Выходной сигнал табличного вычислителя 11, соответствующий значению α^lβ^l(modP/2) + P/2, поступает на первые входы К-го элемента И 12 группы и К-го элемента И 13 группы (К = 1,2,...,Р-1).At inputs 1 and 2, the input operands A 'and B' in binary code go to the corresponding input registers 3 and 4, the outputs of which go to the corresponding decoders 5 and 6. From the outputs of the decoders 5 and 6, the operands A 'and B' in decimal code arrive at the corresponding elements OR 7 and 8, from the outputs of which the operands α ¹ and β ¹ (A ¹ = (γ _A ¹ , α ^l ), B ^l = (γ _B , β ^l )) go to the inputs of the table computer 11. The output signal tabular calculator 11, corresponding to the value of α ^l β ^l (modP / 2) + P / 2, is fed to the first inputs of the K-th element And 12 groups and the K-th element And 13 groups (K = 1,2 , ..., P-1).

Если γ_A ^l= γ_B ^l, то выходной сигнал сумматора по модулю 15 два отсутствует, а присутствует на выходе элемента НЕ 17, который по сигналу 19 открывает элементы И 12 группы. В этом случае сигнал с выхода К-го элемента И 12 группы поступает на вход К-го элемента ИЛИ 14 группы, с выхода которого сигнал поступает на вход шифратора 20 и далее поступает на вход регистра 21, с выхода которого результат операции модульного умножения в двоичном коде поступает на выход 22 устройства.If γ _A ^l = γ _B ^l , then the output signal of the adder modulo 15 is absent, but is present at the output of the element HE 17, which, by signal 19, opens the elements And 12 of the group. In this case, the signal from the output of the Kth element AND group 12 is fed to the input of the Kth element OR 14 of the group, the output of which the signal is fed to the input of the encoder 20 and then fed to the input of the register 21, from the output of which the result of the operation of modular binary multiplication the code is output 22 of the device.

Если γ_A ^l≠γ_B ^l, то сигнал с выхода сумматора 15 по модулю два присутствует. Этот сигнал открывает элементы И 13 группы по сигналу 19. В этом случае сигнал с выхода К-го элемента И 13 поступает на вход (Р-К)-го элемента ИЛИ 14 группы.If γ _A ^l ≠ γ _B ^l , then the signal from the output of the adder 15 modulo two is present. This signal opens the And 13 elements of the group by the signal 19. In this case, the signal from the output of the K-th And 13 element goes to the input of the (P-K) -th element OR 14 of the group.

Рассмотрим пример конкретного выполнения операции модульного умножения для Р = 14. Пусть А' = 3, В' = 9. Тогда по входам 1 и 2 операнды А' = 0011 и В' = 1001 поступают в соответствующие входные регистры, с выходов которых поступают на соответствующие дешифраторы 5 и 6, с выходов которых операнды А' и В' в десятичном коде поступают на третий вход первой группы входов табличного вычислителя 11 и на пятый вход второй группы входов вычислителя 11, выходной сигнал которого поступает на первые входы первых элементов И 12 и И 13 групп. В данном случае γ_A ^l≠γ_B ^l, поэтому сигнал с выхода сумматора 15 по модулю два открывает элементы И 13 группы по сигналу 19 и с выхода первого элемента И 13 сигнал поступает на вход тринадцатого элемента ИЛИ 14 группы, с выхода которого сигнал поступает на вход шифратора 20, с входа которого результат операции модульного умножения 13₁₀ = 1101₂ поступает на вход регистра 21 и далее на выход 22 устройства.Consider an example of a specific operation of the modular multiplication operation for P = 14. Let A '= 3, B' = 9. Then, at the inputs 1 and 2, the operands A '= 0011 and B' = 1001 go to the corresponding input registers, the outputs of which go to the corresponding decoders 5 and 6, the outputs of which the operands A 'and B' in decimal code are fed to the third input of the first group of inputs of the table computer 11 and to the fifth input of the second group of inputs of the computer 11, the output signal of which goes to the first inputs of the first elements And 12 and And 13 groups. In this case, γ _A ^l ≠ γ _B ^l , therefore, the signal from the output of the adder 15 modulo two opens the And 13 elements of the group by the signal 19 and from the output of the first And 13 element, the signal goes to the input of the thirteenth OR 14 group, the output of which the signal to the input of the encoder 20, from the input of which the result of the operation of modular multiplication 13 ₁₀ = 1101 _{2 is} fed to the input of the register 21 and then to the output 22 of the device.

Claims

DEVICE FOR MULTIPLICATION OF NUMBERS BY MODULE, containing two input and output registers, two decoders, two groups of AND elements, a table calculator of values of the form

mod

+

, two OR elements, three groups of OR elements, and an encoder, the inputs of the first and second operands of the device being connected respectively to the inputs of the first and second input registers, the outputs of which are connected respectively to the inputs of the first and second decoders, the outputs of the first groups of which are connected respectively to the first inputs of the elements OR of the first and second groups and the inputs of the first and second elements OR, and the outputs of the second groups - with the second inputs of the elements OR of the first and second groups, the outputs of the table calculator of values of the form

mod

+

connected respectively to the first inputs of AND elements of the first and second groups, the outputs of which are connected respectively to the first and second inputs of OR elements of the third group, the outputs of which are connected to the inputs of the encoder, the output of which is connected to the input of the output register, the output of which is connected to the output of the device, characterized in that, in order to reduce the amount of equipment, an adder modulo two, two AND elements and an NOT element are introduced into it, and the outputs of the first and second OR elements are connected respectively to the first and second modulo two inputs of the adder, the output of which is connected to the first input of the first element AND and the input of the element NOT, the output of which is connected to the first input of the second element And, the second inputs of the first and second elements And are connected to the control input of the device, and the outputs, respectively, with the second the inputs of the AND elements of the first and second groups, the outputs of the OR elements of the first and second groups are connected respectively to the inputs of the first and second groups of the table calculator of values of the form

mod

+

.