RU2017214C1

RU2017214C1 - Device for control of access to common bus for local area networks with bus architecture

Info

Publication number: RU2017214C1
Authority: RU
Inventors: С.С. Мощицкий; С.Н. Ткаченко; Н.И. Полищук; Г.Н. Тимонькин; В.С. Харченко; В.А. Ткаченко
Original assignee: Харьковское приборостроительное конструкторское бюро "Авиаконтроль"
Priority date: 1991-08-05
Filing date: 1991-08-05
Publication date: 1994-07-30

Abstract

FIELD: computer engineering. SUBSTANCE: interface unit of device has read-only memory unit (ROM), control register, buffer register, failure flip-flop, decoder, second counter, AND gate, unit of AND-OR gates, OR gate, delay gate, pulse generator and corresponding connections. This results in possibility to switch off users and their interface units if user exceeds time limit or fails. This also results in possibility to generate control signals for switching off other users by given interface unit. Each pulse generated by control unit causes lock of control bus by only one interface unit according to serial number of pulse if priority code equals to current code. When user is serviced (information bits are transmitted through interface unit), connection of other users (their interface unit lock control bus) is impossible. Interface unit of current user is switched off according to program implemented as microprograms stored in ROM when receiving-transmitting session ends, when time slice provided for information transfer to this user ends, when errors cause increased service time. EFFECT: increased reliability, increased efficiency. 2 dwg

Description

Изобретение относится к вычислительной технике и может быть использовано в качестве устройства управления доступом к магистрали при построении локальных сетей с магистральной архитектурой. The invention relates to computer technology and can be used as a device for access control to the backbone when building local networks with backbone architecture.

Известно устройство для сопряжения абонентов с общей магистралью, содержащее счетчик, дешифратор, три триггера, два элемента И, два элемента НЕ, элемент ИЛИ, элемент задержки, одновибратор [1]. A device for interfacing subscribers with a common trunk, comprising a counter, a decoder, three triggers, two AND elements, two NOT elements, an OR element, a delay element, a one-shot [1].

Недостатками такого устройства являются большие аппаратурные затраты и низкое быстродействие вследствие сложности алгоритма разрешения конфликтов между абонентами и захвата общей магистрали. The disadvantages of this device are high hardware costs and low performance due to the complexity of the algorithm for resolving conflicts between subscribers and capturing the common trunk.

Наиболее близким по технической сущности и достигаемому положительному эффекту к изобретению является устройство управления доступом к магистрали в локальных сетях с магистральной архитектурой, которое содержит блок управления, управляющую магистраль, информационную магистраль и N блоков сопряжения, причем управляющие входы-выходы каждого блока сопряжения подключены через управляющую магистраль к выходу-входу блока управления, первые информационные входы-выходы каждого блока сопряжения соединены между собой через информационную магистраль, i-й вход кода абонента устройства (i =

), i-й вход запроса устройства, i-й информационный вход-выход первой группы устройства, i-й информационный вход-выход второй группы устройства подключены соответственно к информационном входу, к управляющему входу, к первому информационному входу-выходу и к второму информационном входу-выходу i-го блока сопряжения, при этом каждый блок сопряжения содержит преобразователь параллельного кода в последовательный, счетчик, элемент сравнения и элемент И, причем в каждом блоке сопряжения информационный вход, управляющий вход, первый информационный вход-выход и второй информационный вход-выход подключены соответственно к первому входу элемента сравнения, к первому входу элемента И и первому и второму входам-выходам преобразователя параллельного кода в последовательный, выход счетчика подключен к второму входу элемента сравнения, выход которого подключен к второму входу элемента И, управляющий вход-выход блока сопряжения подключен к счетному входу счетчика и к первому выходу элемента И [2].The closest in technical essence and the achieved positive effect to the invention is a device for controlling access to the backbone in local networks with backbone architecture, which contains a control unit, a control backbone, an information backbone and N interface units, and the control inputs and outputs of each interface unit are connected via a control the line to the output-input of the control unit, the first information inputs and outputs of each interface unit are interconnected through the information agistral, i-th input device subscriber code (i =

), the i-th input of the device request, the i-th information input-output of the first device group, the i-th information input-output of the second device group are connected respectively to the information input, to the control input, to the first information input-output and to the second information the input-output of the i-th interface unit, each interface unit contains a parallel code to serial converter, a counter, a comparison element and an AND element, and in each interface unit an information input, a control input, a first information the input-output and the second information input-output are connected respectively to the first input of the comparison element, to the first input of the And element and the first and second inputs and outputs of the parallel to serial converter, the counter output is connected to the second input of the comparison element, the output of which is connected to the second the input of the And element, the control input-output of the interface unit is connected to the counting input of the counter and to the first output of the And element [2].

Недостатками такого устройства являются низкие надежность и производительность вследствие жесткого алгоритма его работы и аппаратурной реализации. Низкая надежность функционирования обусловлена тем, что при отказе активного абонента во время обмена информацией по магистрали доступ к ней со стороны других абонентов блокируется на управляющей магистрали до момента восстановления работоспособности данного абонента. Низкая производительность устройства обусловлена тем, что абонент, захвативший управляющую магистраль, может использовать ее монопольно, практически неограниченное время в ущерб другим абонентам, т.е. в единицу времени будет обслужен один запрос. The disadvantages of such a device are low reliability and performance due to the hard algorithm of its operation and hardware implementation. Low reliability of operation is due to the fact that in case of failure of the active subscriber during the exchange of information on the highway, access to it from other subscribers is blocked on the control highway until the subscriber is restored to working capacity. The low productivity of the device is due to the fact that the subscriber who has captured the control line can use it exclusively, almost unlimited time to the detriment of other subscribers, i.e. one request will be served per unit of time.

Целью изобретения является повышение надежности и производительности устройства. The aim of the invention is to increase the reliability and performance of the device.

Цель достигается тем, что устройство управления доступом в локальных вычислительных сетях с магистральной архитектурой, содержащее блок управления и N блоков сопряжения, причем управляющие входы-выходы каждого блока сопряжения подключены через управляющую магистраль к входу-выходу блока управления, первые информационные входы-выходы соединены между собой через информационную магистраль, i-й вход кода абонента устройства (i =

), i-й вход запроса устройства, i-й информационный вход-выход первой группы устройства, i-й информационный выход-вход второй группы устройства подключены соответственно к первому информационному входу, к управляющему входу, к второму информационному входу и первому информационному выходу i-го блока сопряжения, при этом, каждый блок сопряжения содержит преобразователь параллельного кода в последовательный, счетчик, элемент сравнения, элемент И-НЕ, причем в каждом блоке сопряжения информационный вход, управляющий вход, первый и второй информационные входы-выходы подключены соответственно к первому входу элемента сравнения, к первому входу элемента И-НЕ, к первому и второму входам-выходам преобразователя параллельного кода в последовательный, выход счетчика подключен к второму входу блока сравнения, выход которого соединен с вторым входом элемента И, управляющий вход-выход блока сопряжения подключен к счетному входу счетчика и к инверсному выходу элемента И-НЕ, дополнительно содержит дешифратор, вход которого подключен к второму информационному входу блока сравнения и информационному выходу счетчика, постоянное программируемое запоминающее устройство (ППЗУ), вход которого подключен к выходу дешифратора, элемент задержки, входом подключенный к управляющему входу блока сопряжения и счетному входу счетчика, управляющий регистр, информационный вход которого соединен с выходом ППЗУ, а тактовый вход подключен к выходу элемента задержки, первый и второй блоки элементов И, первые информационные входы которых соединены с информационными выходами управляющего регистра, второй управляющий выход которого соединен с управляющим выходом первого блока элементов И и инверсным управляющим входом второго блока элементов И, регистр отключения, информационный вход которого соединен с выходом второго блока элементов И, второй счетчик, выход которого подключен к синхронизирующему входу регистра отключения, формирователь импульсов, входом соединенный с выходом второго счетчика и синхронизирующим входом регистра отключения, элемент ИЛИ, третий вход которого соединен с выходом формирователя импульсов, второй вход подключен к управляющему выходу первого счетчика, первый вход соединен с выходом элемента задержки, причем выход элемента ИЛИ соединен с R-входом (входом установки в нулевое состояние) второго счетчика, элемент И, первым входом соединенный с вторым управляющим выходом управляющего регистра, причем второй вход второго элемента И подключен к тактовому входу блока сопряжения, а выход элемента И соединен с первым входом второго счетчика, буферный регистр, информационный вход которого соединен с выходом первого блока элементов И, a R-вход подключен к первому управляющему входу элемента И, блок элементов И-ИЛИ, вторые управляющие входы которого подключены к выходам буферного регистра, а выход соединен с третьим управляющим входом элемента И-НЕ, триггер отказа, второй установочный S-вход которого соединен с выходом блока элементов И-ИЛИ, первый установочный R-вход которого соединен с первым управляющим входом блока сопряжения, причем выход регистра отказа подключен к первому управляющему выходу блока сопряжения, первые управляющие входы блока элементов И-ИЛИ соединены с вторыми управляющими входами блока сопряжения, вторые управляющие выходы которого соединены с выходами регистра отключения.The goal is achieved in that the access control device in local area networks with a backbone architecture, comprising a control unit and N interface units, wherein the control inputs and outputs of each interface unit are connected via a control line to the input-output of the control unit, the first information inputs and outputs are connected between through the information highway, i-th input of the device subscriber code (i =

), the i-th input of the device request, the i-th information input-output of the first device group, the i-th information output-input of the second device group are connected respectively to the first information input, to the control input, to the second information input and the first information output i -th interface unit, in this case, each interface unit contains a parallel to serial converter, counter, comparison element, AND-NOT element, and in each interface unit there is an information input, control input, first and second information The operation inputs and outputs are connected respectively to the first input of the comparison element, to the first input of the AND-NOT element, to the first and second inputs and outputs of the parallel to serial converter, the counter output is connected to the second input of the comparison unit, the output of which is connected to the second input of the AND element , the control input-output of the interface unit is connected to the counter input of the counter and to the inverse output of the AND-NOT element, further comprises a decoder, the input of which is connected to the second information input of the comparison unit and inf counter output, permanent programmable memory (EPROM), the input of which is connected to the decoder output, a delay element connected to the control input of the interface unit and the counter input of the counter, a control register, the information input of which is connected to the EPROM output, and the clock input is connected to the output of the delay element, the first and second blocks of AND elements, the first information inputs of which are connected to the information outputs of the control register, the second control output of which is connected is connected with the control output of the first block of AND elements and the inverse control input of the second block of AND elements, the trip register, the information input of which is connected to the output of the second block of AND elements, the second counter, the output of which is connected to the synchronizing input of the shutdown register, the pulse shaper connected to the output the second counter and the synchronizing input of the shutdown register, the OR element, the third input of which is connected to the output of the pulse shaper, the second input is connected to the control output of the first about the counter, the first input is connected to the output of the delay element, and the output of the OR element is connected to the R-input (installation input to zero state) of the second counter, the element And, the first input connected to the second control output of the control register, and the second input of the second element And is connected to the clock input of the interface unit, and the output of the And element is connected to the first input of the second counter, a buffer register, the information input of which is connected to the output of the first block of And elements, a R-input is connected to the first control input of the element nta AND, the AND-OR element block, the second control inputs of which are connected to the outputs of the buffer register, and the output is connected to the third control input of the AND-NOT element, a failure trigger, the second installation S-input of which is connected to the output of the block of AND-OR elements, the first the installation R-input of which is connected to the first control input of the interface unit, and the output of the failure register is connected to the first control output of the interface unit, the first control inputs of the block of AND-OR elements are connected to the second control inputs of the interface unit, the second control outputs of which are connected to the outputs of the trip register.

Сущность изобретения состоит в том, что по каждому импульсу, вырабатываемому блоком управления, происходит захват шины только одним блоком сопряжения. Захват производится по признаку порядкового номера импульса в последовательности, при условии совпадения кода приоритета абонента с текущим кодом, формируемым в блоке сопряжения. Во время передачи информации от абонента (через блок сопряжения в информационную магистраль) подключение других абонентов магистральной структуры к шинам управления невозможна. Шина управления в данный момент заблокирована блоком сопряжения абонента-передатчика. The essence of the invention lies in the fact that for each pulse generated by the control unit, the bus is captured by only one interface unit. Capture is made on the basis of the pulse sequence number in the sequence, provided that the subscriber priority code matches the current code generated in the interface unit. During the transmission of information from the subscriber (via the interface unit to the information trunk), it is not possible to connect other subscribers of the trunk structure to the control buses. The control bus is currently blocked by the interface unit of the subscriber-transmitter.

Отключение блока сопряжения и снятие им блокировки с управляющей магистрали производятся по окончании приема-передачи, при превышении кванта времени, выделенного абоненту для обмена информацией, при возникновении сбойных ситуаций в работе абонента и его блока сопряжения, которые увеличивают время обслуживания. При этом отключение может производиться по определенному алгоритму, который реализован в виде микропрограмм, записанных в ППЗУ каждого блока сопряжения. The pairing unit is disconnected and the lock is removed from the control line at the end of reception and transmission, when the time quantum allocated to the subscriber for the exchange of information is exceeded, in the event of a failure in the operation of the subscriber and his pairing unit, which increase the service time. In this case, the shutdown can be carried out according to a certain algorithm, which is implemented in the form of microprograms recorded in the ROM of each interface unit.

Микропрограмма состоит из набора управляющих слов отключения, записанных в ППЗУ по адресам O-N. Каждое управляющее слово отключения, выбираемое из ППЗУ по текущему адресу, определяет те блоки сопряжения, которые могут быть отключены данным блоком сопряжения или которые могут отключать данный блок сопряжения в данный момент времени. The firmware consists of a set of trip control words recorded in the ROM at O-N addresses. Each disconnect control word selected from the EEPROM at the current address defines those interface units that can be disabled by this interface unit or which can disable this interface unit at a given time.

Сущность изобретения реализуется за счет новой совокупности элементов и связей, позволяющих сделать вывод о том, что предлагаемое устройство соответствует критерию "новизна". The invention is implemented due to a new set of elements and relationships, allowing to conclude that the proposed device meets the criterion of "novelty."

Введение ППЗУ позволяет хранить микропрограмму отключения каждого блока сопряжения. Введение управляющего регистра и его связей позволяет осуществлять текущее хранение управляющего слова отключения (УСО), выбранного из ППЗУ. Введение буферного регистра позволяет осуществлять промежуточное хранение n-2 разрядов УСО, которые определяют какие из блоков сопряжения могут отключить данный блок сопряжения. Введение регистра отключения позволяет осуществлять промежуточное хранение n-2 разрядов УСО и выдачу управляющих сигналов с его выходов на отключение соответствующих блоков сопряжения. Введение триггера отказа позволяет фиксировать состояние отключения блока сопряжения и формировать управляющий сигнал отказа для абонента. Введение дешифратора и его связей позволяет формировать по текущему коду счетчика адрес для выбора из ППЗУ текущего УСО. Введение второго счетчика позволяет формировать импульс записи n-2 разрядов УСО в регистр отключения. Введение элемента И-НЕ с открытым коллектором и его связей позволяет осуществлять блокировку шины при сравнении кода текущего адреса с кодом приоритета абонента, а также снятие блокировки в случае отключения блока сопряжения от управляющей магистрали (снятия блокировки шины). Введение первого блока элементов И позволяет осуществить передачу n-2 разрядов УСО из управляющего регистра в буферный регистров в случае отключения данного блока сопряжения другим. Введение второго блока элементов И позволяет осуществить передачу n-2 разрядов УСО из управляющего регистра в регистр отключения в случае отключения данным блоком сопряжения других. Введение второго элемента И и третьего управляющего входа блока сопряжения позволяет осуществлять установку второго счетчика в единичное состояние. Введение блока элементов И-ИЛИ позволяет формировать управляющий сигнал установки триггера отключения в единичное состояние в режиме отключения данного блока сопряжения одним из других блоков сопряжения. Введение элемента ИЛИ, элемента задержки и формирователя импульсов, а также их связей позволяет осуществлять сброс управляющего регистра и второго счетчика блока сопряжения после каждого такта его работы, а также в начале и конце цикла работы устройства. Введение N управляющих входов отключения позволяет осуществлять прием в блоках сопряжения управляющих сигналов на отключение от других блоков сопряжения магистрали. Введение N управляющих выходов отключения позволяет осуществлять передачу управляющих сигналов на отключение других блоков сопряжения данным. Введение первого управляющего выхода позволяет осуществлять передачу управляющего сигнала отказа абоненту. The introduction of an EPROM allows you to store the shutdown firmware of each pairing unit. The introduction of the control register and its relationships allows the current storage of the trip control word (USO) selected from the EEPROM. The introduction of the buffer register allows intermediate storage of n-2 bits of USO, which determine which of the interface units can disable this interface unit. The introduction of the shutdown register allows the intermediate storage of n-2 bits of USO and the issuance of control signals from its outputs to disable the corresponding interface units. The introduction of a failure trigger allows you to record the shutdown state of the interface unit and generate a control failure signal for the subscriber. The introduction of the decoder and its connections allows the current code of the counter to be formed for the address to select from the EEPROM of the current USO. The introduction of the second counter allows you to generate an impulse to record n-2 bits of USO into the trip register. The introduction of the NAND element with an open collector and its connections allows the bus to be locked when comparing the current address code with the subscriber priority code, as well as unlocking if the interface unit is disconnected from the control line (unlocking the bus). The introduction of the first block of AND elements allows the transfer of n-2 USO bits from the control register to the buffer registers in case of disconnection of this pairing unit to others. The introduction of the second block of AND elements allows the transfer of n-2 USO bits from the control register to the shutdown register in case of disconnection of the other pairing unit. The introduction of the second element And and the third control input of the interface unit allows you to set the second counter in a single state. The introduction of the block of AND-OR elements allows you to generate a control signal to set the shutdown trigger to a single state in the shutdown mode of this pairing unit by one of the other pairing units. The introduction of the OR element, the delay element and the pulse shaper, as well as their connections, allows the control register and the second counter of the pairing unit to be reset after each cycle of its operation, as well as at the beginning and end of the operation cycle of the device. The introduction of N trip control inputs allows reception of control signals in the pairing blocks to disconnect from other trunk pairing blocks. The introduction of N trip control outputs allows the transfer of control signals to trip other data interface units. The introduction of the first control output allows the transmission of a failure control signal to the subscriber.

Предлагаемое устройство соответствует критерию "существенные отличия", поскольку в устройствах-аналогах отсутствует возможность снятия блокировки управляющей магистрали, т.е. отключение блока сопряжения, превышающего время обмена или находящегося в сбойном состоянии. The proposed device meets the criterion of "significant differences", since in analog devices there is no possibility of unlocking the control line, i.e. disconnection of the interface unit exceeding the exchange time or in a failed state.

При реализации предлагаемого устройства может быть получен положительный эффект, заключающийся в повышении надежности и производительности работы устройства управления доступом к магистрали. When implementing the proposed device can be obtained a positive effect, which consists in increasing the reliability and performance of the access control device to the highway.

На фиг.1 представлена функциональная схема предложенного устройства; на фиг.2 - функциональная схема его блока сопряжения. Figure 1 presents the functional diagram of the proposed device; figure 2 is a functional diagram of its block pairing.

Устройство содержит блок 1 управления, N блоков 2 сопряжения, управляющую магистраль 3, информационную магистраль 4. Блок 2 сопряжения состоит из преобразователя 5 параллельного кода в последовательный, ППЗУ 6, управляющего регистра 7, буферного регистра 8, регистра 9 отключения, триггера 10 отказа, дешифратора 11, первого счетчика 12, блока 13 сравнения, второго счетчика 14, элемента И-НЕ 15, первого 16 и второго 17 блоков элементов И, элемента И 18, блока 19 элементов И-ИЛИ, элемента ИЛИ 20, элемента 21 задержки, формирователя 22 импульсов и имеет тактовый вход 23, управляющий вход-выход 24, управляющий вход 25, информационный вход 26, управляющие входы 27.1-27.N, управляющие выходы 28.1-28.N, первый управляющий выход 29, первый 30 и второй 31 информационные входы-выходы. The device comprises a control unit 1, N interface units 2, a control line 3, an information line 4. The interface unit 2 consists of a parallel to serial converter 5, a ROM 6, a control register 7, a buffer register 8, a trip register 9, a trigger 10 failure, a decoder 11, a first counter 12, a comparison unit 13, a second counter 14, an AND-NOT element 15, a first 16 and a second 17 blocks of AND elements, an AND 18 element, an AND-OR element block 19, an OR element 20, a delay element 21, a shaper 22 pulses and has a clock input of 2 3, control input-output 24, control input 25, information input 26, control inputs 27.1-27.N, control outputs 28.1-28.N, first control output 29, first 30 and second 31 information inputs / outputs.

Информационный вход 26, управляющий вход 25, первый и второй информационные входы-выходы блока 2 сопряжения подключены соответственно к первому входу блока 13 сравнения, первому входу элемента И-НЕ 15, к первому и второму входам-выходам преобразователя 5 параллельного кода в последовательный. Выход счетчика 12 подключен к второму входу блока 13 сравнения, выход которого соединен с вторым входом элемента И-НЕ 15. Управляющий вход-выход 24 блока 2 сопряжения подключен к счетному входу счетчика 12 и к выходу элемента И-НЕ 15, причем информационный выход счетчика 12 подключен к второму информационному входу блока 13 сравнения и входу дешифратора 11, выход которого соединен с входом ППЗУ 6. Выход ППЗУ соединен с информационным входом управляющего регистра 7, синхронизирующий вход которого соединен с выходом элемента 21 задержки и первым входом элемента ИЛИ 20. Вход элемента 21 задержки соединен с входом счетчика 12, второй вход элемента ИЛИ 20 соединен с выходом переполенения счетчика 12. Информационные выходы управляющего регистра 7 соединены с информационными входами первого 16 и второго 17 блоков элементов И, первый управляющий выход управляющего регистра 7 соединен с первым входом элемента И 18, второй управляющий выход управляющего регистра 7 соединен с вторым входом блока 16 элемента И и инверсным входом блока 17 элементов И. Выход элемента И 18 соединен с управляющим входом второго 14 счетчика, второй установочный R-вход которого соединен с выходом элемента ИЛИ 20, а выход - с входом формирователя 22 импульсов и синхровходом регистра 9 отключения. Выход формирователя 22 импульсов соединен с третьим входом элемента ИЛИ 20, а информационный вход регистра 9 отключения - с выходом второго блока 17 элементов И. Информационный выход первого 16 блока элементов И соединен с информационным входом буферного регистра 8, выход которого соединен с вторыми управляющими входами блока 19 элементов И-ИЛИ, первые входы которого соединены с управляющими входами 27.1-27. N блока 2 сопряжения, а выход соединен с S-входом триггера 10 отказа и третьим входом элемента И-НЕ 15. R-вход триггера 10 отказа соединен с R-входом буферного регистра 8 и первым входом элемента И-НЕ 15, выход триггера 10 отказа соединен с первым управляющим выходом 29, а выходы регистра 9 отключения соединены с управляющими выходами 28.1-28.N блока 2 сопряжения. Второй вход первого элемента И 18 соединен с тактовым входом 23 устройства, а выход элемента 21 задержки соединен с выходом элемента И-НЕ 15, установочным входом счетчика 12 и управляющим входом 24 блока 2 сопряжения. Information input 26, control input 25, the first and second information inputs and outputs of the interface unit 2 are connected respectively to the first input of the comparison unit 13, the first input of the AND-NOT 15 element, to the first and second inputs and outputs of the parallel code converter 5 to serial. The output of the counter 12 is connected to the second input of the comparison unit 13, the output of which is connected to the second input of the AND-NOT element 15. The control input-output 24 of the coupler 2 is connected to the counting input of the counter 12 and to the output of the AND-NOT 15 element, moreover, the information output of the counter 12 is connected to the second information input of the comparison unit 13 and the input of the decoder 11, the output of which is connected to the input of the ROM 6. The output of the ROM is connected to the information input of the control register 7, the synchronizing input of which is connected to the output of the delay element 21 and the first input OR element 20. The input of the delay element 21 is connected to the input of the counter 12, the second input of the OR element 20 is connected to the overflow output of the counter 12. The information outputs of the control register 7 are connected to the information inputs of the first 16 and second 17 blocks of AND elements, the first control output of the control register 7 connected to the first input of the element And 18, the second control output of the control register 7 is connected to the second input of the block 16 of the element And and the inverse input of the block of 17 elements I. The output of the element And 18 is connected to the control input of the second 14 counter, the second installation R-input of which is connected to the output of the OR element 20, and the output - with the input of the pulse shaper 22 and the sync input of the shutdown register 9. The output of the pulse shaper 22 is connected to the third input of the OR element 20, and the information input of the shutdown register 9 is connected to the output of the second block of 17 elements I. The information output of the first 16 block of elements And is connected to the information input of the buffer register 8, the output of which is connected to the second control inputs of the block 19 AND-OR elements, the first inputs of which are connected to the control inputs 27.1-27. N is the interface unit 2, and the output is connected to the S-input of the trigger 10 of failure and the third input of the AND-NOT element 15. The R-input of the trigger 10 of the failure is connected to the R-input of the buffer register 8 and the first input of the AND-NOT 15 element, the output of the trigger 10 the failure is connected to the first control output 29, and the outputs of the shutdown register 9 are connected to the control outputs 28.1-28.N of the interface unit 2. The second input of the first element And 18 is connected to the clock input 23 of the device, and the output of the delay element 21 is connected to the output of the AND-NOT element 15, the installation input of the counter 12 and the control input 24 of the interface unit 2.

Блок 1 управления предназначен для выработки последовательности импульсов, которые через входы 23, 24 передаются по магистрали 3 в блоки 2.1-2.N сопряжения всех абонентов. Блок 2 сопряжения осуществляет захват управляющей шины, а также отключение абонентов от магистрали и прием-передачу информации в последовательно-параллельном коде. Управляющая магистраль 3 предназначена для организации бесконфликтного захвата информационной магистрали 4. The control unit 1 is designed to generate a sequence of pulses, which through the inputs 23, 24 are transmitted along the highway 3 in blocks 2.1-2.N interface of all subscribers. The pairing unit 2 captures the control bus, as well as disconnecting the subscribers from the trunk and receiving and transmitting information in serial-parallel code. The control highway 3 is intended for the organization of conflict-free capture of the information highway 4.

Преобразователь 5 параллельного кода в последовательный предназначен для приема-передачи информации между абонентами через информационную магистраль 4, преобразования параллельного кода в последовательный и наоборот. ППЗУ 6 предназначено для хранения управляющих слов отключения - микропрограммы отключения блоков 2 сопряжения. Управляющий регистр 7 служит для хранения текущего УСО и управления регистром отключения. Буферный регистр 8 предназначен для хранения n-2 разрядов УСО в режиме отключения блока 2 сопряжения другими абонентами. Регистр 9 отключения предназначен для хранения n-2 разрядов УСО в режиме отключения блоком 2 сопряжения других абонентов и формирования на выходах 28.1-28.N управляющих сигналов отключения. Триггер 10 отказа предназначен для формирования признака отключения в режиме отключения блока 2 сопряжения другими абонентами и формирования управляющего сигнала отказа для передачи своему абоненту. Дешифратор 11 предназначен для формирования адреса выборки УСО по текущему значению кода на выходе счетчика 12. Счетчик 12 предназначен для формирования текущего кода и управляющего сигнала переполнения на основе подсчета количества импульсов поступающих с входа 24. Блок 13 сравнения предназначен для сравнения текущего кода с кодом приоритета абонента и выработки управляющего сигнала, разрешающего захват шины. Второй счетчик 14 предназначен для формирования импульса записи n-2 разрядов в регистр 9 отключения. Элемент И-НЕ 15 с открытым коллектором предназначен для осуществления захвата управляющей магистрали 3 путем закорачивания его выхода на землю. Первый блок 16 элементов И и второй блок 17 элементов И предназначены для передачи n-2 разрядов УСО из управляющего регистра 7 соответственно в буферный регистр 8 в режиме отключения блока 2 сопряжения другими абонентами, в регистр 9 отключения в режиме выработки управляющих сигналов на отключение других абонентов. Элемент И 18 предназначен для формирования импульса установки в единичное состояние второго счетчика 14. Блок 19 элементов И-ИЛИ предназначен для формирования импульса установки в единицу триггера 10 отказа, если по одному из разрядов буферного регистра 8 произошло сравнение с одним из разряов управляющих сигналов отключения на выходах 27.1-27.N. Элемент ИЛИ 20, элемент 21 задержки и формирователь 22 предназначены для формирования импульса сброса в нулевое состояние второго счетчика 14. The parallel-to-serial code converter 5 is intended for receiving and transmitting information between subscribers through the information line 4, converting the parallel code to serial and vice versa. EPROM 6 is intended for storing control words of disconnection - microprograms of disconnection of conjugation blocks 2. The control register 7 is used to store the current ODR and control the shutdown register. The buffer register 8 is designed to store n-2 bits of USO in the off mode of block 2 pairing by other subscribers. Shutdown register 9 is intended for storing n-2 USO bits in the shutdown mode by block 2 for interfacing other subscribers and generating shutdown control signals at outputs 28.1-28.N. Failure trigger 10 is designed to generate a shutdown sign in the shutdown mode of the pairing unit 2 by other subscribers and generate a control failure signal for transmission to its subscriber. The decoder 11 is designed to generate the USO sample address by the current code value at the output of the counter 12. Counter 12 is used to generate the current code and the overflow control signal based on counting the number of pulses received from input 24. The comparison unit 13 is used to compare the current code with the subscriber priority code and generating a control signal permitting the capture of the bus. The second counter 14 is designed to generate a pulse write n-2 bits in the register 9 off. Element I-NOT 15 with an open collector is designed to capture the control line 3 by shorting its exit to the ground. The first block of 16 And elements and the second block of 17 And elements are designed to transfer n-2 USO bits from the control register 7, respectively, to the buffer register 8 in the off mode of the pairing unit 2 by other subscribers, to the shutdown register 9 in the mode of generating control signals to disconnect other subscribers . The AND 18 element is designed to generate the installation pulse in the single state of the second counter 14. The AND-OR element block 19 is designed to generate the installation pulse into the failure trigger 10 unit, if one of the bits of the buffer register 8 was compared with one of the bits of the trip control signals on outputs 27.1-27.N. The OR element 20, the delay element 21 and the shaper 22 are designed to generate a reset pulse to the zero state of the second counter 14.

Тактовый вход 23 предназначен для приема тактового импульса с выхода блока 1 управления и формирования импульса установки в единицу второго счетчика 14. Управляющий вход 24 предназначен для передачи синхроимпульсов с выхода блока 1 управления через управляющую магистраль 3 в блок 2 сопряжения. Управляющий вход 25 предназначен для передачи управляющего сигнала запроса абонента на передачу информации через блок 2 сопряжения. Информационный вход 26 предназначен для приема кодов приоритета от абонента инициатора приема-передачи информации в блок 2 сопряжения. Управляющие входы 27.1-27. N служат для приема управляющих сигналов отключения блока 2 сопряжения от других абонентов. Управляющие выходы 28.1-28.N предназначены для передачи управляющих сигналов отключения блоком 2 сопряжения других абонентов. Управляющий выход 29 предназначен для передачи сигнала отказа абоненту от блока 2 сопряжения в режиме отключения. Информационные входы-выходы 29.1-29,N, 30.1-30.N предназначены для приема-передачи информации через блок 2 сопряжения между абонентами информационной магистрали. The clock input 23 is designed to receive a clock pulse from the output of the control unit 1 and the formation of the installation pulse in the unit of the second counter 14. The control input 24 is designed to transmit clock pulses from the output of the control unit 1 through the control line 3 to the pairing unit 2. The control input 25 is designed to transmit the control signal of the request of the subscriber to transmit information through block 2 interfaces. Information input 26 is designed to receive priority codes from the subscriber of the initiator of the reception of information in block 2 interface. Control inputs 27.1-27. N are used to receive control signals for disconnecting the pairing unit 2 from other subscribers. The control outputs 28.1-28.N are designed to transmit control signals of the shutdown unit 2 pairing other subscribers. The control output 29 is intended to transmit a failure signal to the subscriber from the pairing unit 2 in the off mode. Information inputs and outputs 29.1-29, N, 30.1-30.N are intended for reception and transmission of information through block 2 interfaces between subscribers of the information highway.

Устройство управления доступом к магистрали функционирует в двух основных режимах: захвата управляющей магистрали, обмена информацией и отключения. The trunk access control device operates in two main modes: capture of the control trunk, exchange of information and shutdown.

Устройство работает следующим образом. The device operates as follows.

Блок 1 вырабатывает последовательность импульсов, которые через магистраль 3 поступают на управляющие входы 24 блоков 2.1-2.N сопряжения всех абонентов и далее на входы двоичных счетчиков 12, расположенных в блоках 2.1-2.N сопряжения. Каждый импульс разрешает захват шины только одному своему блоку 2 сопряжения по признаку порядкового номера импульса в последовательности. Выходы счетчиков 12 подключены к вторым входам блоков 13 сравнения, на первых входах которых задается код X_n абонента, определяющий его приоритет в сети. При поступлении i-го импульса на вход счетчика 12 на его выходе формируется код X_i. Если коды X_n и X_i совпадают, на выходе блока 13 сравнения появляется единичный сигнал, который поступает на второй управляющий вход элемента И-НЕ 15. На первый вход элемента И-НЕ 15 по управляющему входу 25 поступает сигнал запроса (ПРД) от ЭВМ - абонента. При наличии данного сигнала и единичного сигнала на третьем управляющем входе элемента И-НЕ 15 происходит блокировка магистрали 3, элемент И-НЕ 15 с открытым коллектором закорачивает магистраль 3 через первый управляющий вход-выход на землю, что соответствует захвату шины абонентом, код приоритета которого равен X_i. Захват шины другими абонентами исключен, поскольку магистраль 3 блокирована, а значит, счетчики 12 в блоках 2.1-2.N сопряжения не могут изменить своего состояния.Block 1 generates a sequence of pulses that are fed through the line 3 to the control inputs 24 of the blocks 2.1-2.N of the pairing of all subscribers and then to the inputs of the binary counters 12 located in blocks 2.1-2.N of the pairing. Each pulse allows the capture of the bus only to one of its pairing unit 2 according to the sequence number of the pulse in the sequence. The outputs of the counters 12 are connected to the second inputs of the comparison units 13, at the first inputs of which a subscriber code X _n is defined, which determines its priority in the network. When the i-th pulse arrives at the input of the counter 12, a code X _i is generated at its output. If the codes X _n and X _i match, a single signal appears at the output of the comparison unit 13, which is fed to the second control input of the AND-NOT 15 element. At the first input of the AND-NOT 15 element, the control signal 25 receives a request signal (PRD) from the computer - the subscriber. In the presence of this signal and a single signal at the third control input of the AND-NOT 15 element, the trunk 3 is blocked, the AND-NOT 15 element with an open collector shorts the trunk 3 through the first control input-output to ground, which corresponds to the capture of the bus by the subscriber whose priority code is equal to X _i . Capture of the bus by other subscribers is excluded, since the highway 3 is blocked, which means that the counters 12 in the blocks 2.1-2.N of the interface cannot change their state.

После захвата шины происходит обмен информацией между абонентом-передатчиком и абонентом-приемником. Переданная по входу 30 информация при помощи преобразователя 5 преобразуется из параллельного кода в последовательный и через приемопередатчик поступает в магистраль 4, откуда через аналогичный приемопередатчик блока 2 сопряжения к абоненту-приемнику. After the bus is captured, information is exchanged between the subscriber-transmitter and the subscriber-receiver. The information transmitted through input 30 with the help of converter 5 is converted from parallel to serial code and through the transceiver enters highway 4, from where, through a similar transceiver, of block 2 to the subscriber-receiver.

По окончании сеанса передачи информации в блоке 2 сопряжения абонента-передатчика снимается сигнал ПРД, а значит, отключается от магистрали 3 выход элемента И-НЕ 15 с открытым коллектором. Это соответствует снятию блокировки с магистрали 3 и появлению импульсов с выхода блока 1 управления, с магистрали 3. At the end of the information transfer session in the block 2 of the interface of the subscriber-transmitter, the transmission signal is removed, which means that the output of the AND-NOT 15 element with an open collector is disconnected from the line 3. This corresponds to unlocking from line 3 and the appearance of pulses from the output of control unit 1, from line 3.

В зависимости от условий функционирования в режиме отключения устройство вырабатывает управляющие сигналы на отключение других абонентов сети или может быть отключено другими абонентами. В первом случае по очередному импульсу с управляющего входа 24 сформированный на выходах счетчика 12 код X_к поступает на входы дешифратора 11. Дешифратор по данному коду формирует текущий адрес, по которому из ППЗУ 6 выбирается УСО. С выходов ППЗУ это управляющее слово записывается в управляющий регистр 7. Младшие два разряда УСО (нулевой и первый) являются разрядами маски. При этом нулевой разряд всегда равен единице, а первый разряд может быть равен единице, если данный блок 2 сопряжения выполняет функции управления отключением других блоков сопряжения, и нулю, если он сам должен быть отключен другими блоками сопряжения. УСО записываются в ППЗУ 6 каждого блока 2 сопряжения при генерации сети и могут изменяться с помощью специальных программ диспетчером сети. Запись УСО представляет собой микропрограмму с 0 по N-й адрес ППЗУ (N - число тактов работы устройства).Depending on the operating conditions in the off mode, the device generates control signals to disconnect other network subscribers or can be disabled by other subscribers. In the first case, according to the next pulse from the control input 24, the code X _k generated at the outputs of the counter 12 is supplied to the inputs of the decoder 11. The decoder by this code generates the current address, according to which the USO is selected from the ROM 6. From the outputs of the ROM, this control word is written to the control register 7. The lower two bits of the USO (zero and first) are the bits of the mask. In this case, the zero bit is always equal to one, and the first bit can be equal to one if this pairing unit 2 performs the functions of controlling the disconnection of the other pairing units, and to zero if it itself must be disconnected by other pairing units. USO are recorded in the EEPROM 6 of each block 2 interface when generating a network and can be changed using special programs by the network manager. The USO record is a firmware from 0 to the N-th address of the EPROM (N is the number of clock cycles of the device).

Блок 2 сопряжения передает нулевой потенциал первого разряда управляющего регистра 7 на инверсный вход второго блока 17 элементов И и стробирует передачу остальных n-2 разрядов управляющего регистра 7 через второй блок 17 элементов И на входы регистра 9 отключения. По импульсу, поступившему с входа 23 и единичному потенциалу первого разряда управляющего регистра 7 на выходе элемента И 18 формируется импульс, который учитывается вторым счетчиком 14. The pairing unit 2 transmits the zero potential of the first bit of the control register 7 to the inverse input of the second block 17 of the And elements and gates the transmission of the remaining n-2 bits of the control register 7 through the second block of 17 And elements to the inputs of the shutdown register 9. The pulse received from the input 23 and the unit potential of the first discharge of the control register 7 at the output of the element And 18 generates a pulse, which is taken into account by the second counter 14.

С выхода второго блока 17 элементов И по положительному перепаду импульса на выходе второго счетчика 14 разряды УСО переписываются в регистр 9 отключения и формируют на его выходах управляющие сигналы на отключение в тех случаях, если первый разряд равен единице. Управляющие сигналы на отключение передаются с выходов регистра 9 отключения через управляющие входы 28.1-28.N в блоки сопряжения всех абонентов сети. From the output of the second block of 17 elements And, according to the positive pulse difference at the output of the second counter 14, the USO bits are transferred to the shutdown register 9 and form control signals for shutdown at its outputs if the first bit is equal to one. The trip control signals are transmitted from the outputs of the trip register 9 through the control inputs 28.1-28.N to the interface blocks of all network subscribers.

С выхода второго счетчика 14 положительный перепад, задержанный формирователем 22, формирует на выходе элемента ИЛИ 20 сигнал сброса второго счетчика 14, который переводит его в нулевое состояние. Счетчик 14 сбрасывается также по переднему фронту первого тактового импульса с входа 24 (в начале цикла работы устройства), с выхода элемента 21 задержки и в конце цикла по сигналу переполнения с управляющего выхода первого счетчика 12. The output of the second counter 14 positive difference delayed by the shaper 22, generates at the output of the element OR 20 a reset signal of the second counter 14, which puts it in a zero state. The counter 14 is also reset on the leading edge of the first clock pulse from the input 24 (at the beginning of the device’s operation cycle), from the output of the delay element 21 and at the end of the cycle by the overflow signal from the control output of the first counter 12.

Если первый разряд маски равен единице, то n-2 разрядов управляющего слова с информационных выходов управляющего регистра 7 через первый блок 16 элементов И переписываются в буферный регистр 8. При этом, поступившие с вторых входов 27.1-27.N блока 2 сопряжения управляющие сигналы подаются на первые входы блока 19 элементов И-ИЛИ, а управляющие сигналы с выходов буферного регистра 8 - на вторые входы блока 19 элементов И-ИЛИ. При совпадении одного из разрядов управляющих сигналов и равенстве их обоих единице на выходе блока элементов И-ИЛИ появляется единичные потенциал, который устанавливает триггер 10 отказа в единичное состояние. Единичный потенциал с выхода триггера 10 отказа передается по управляющему выходу 29 абоненту, который в ответ на него снимает сигнал ПРД с входа 25 и разблокирует шину (так как на выходе элемента И-НЕ 15 появляется единица). По заднему фронту сигнала ПРД триггер 10 отказа устанавливается в нулевое состояние. После выполнения последнего такта работы устройства по очередному тактовому импульсу с входа 24 на управляющем выходе счетчика 12 появляется сигнал переполнения, который говорит об окончании очередного цикла работы устройства. If the first bit of the mask is equal to one, then n-2 bits of the control word from the information outputs of the control register 7 through the first block of 16 elements And are transferred to the buffer register 8. Moreover, control signals received from the second inputs 27.1-27.N of the block 2 of the pair to the first inputs of the block of 19 AND-OR elements, and control signals from the outputs of the buffer register 8 to the second inputs of the block of 19 AND-OR elements. If one of the bits of the control signals coincides and both of them equal to one, the unit potential appears at the output of the block of AND-OR elements, which sets the trigger 10 of the failure to a single state. The unit potential from the output of the trigger 10 failure is transmitted to the control output 29 to the subscriber, who in response to it removes the signal from the input 25 of the PRD and unlocks the bus (as the unit appears at the output of the AND-NOT 15 element). On the trailing edge of the PRD signal, the trigger 10 failure is set to zero. After completing the last clock cycle of the device at the next clock pulse from input 24, an overflow signal appears on the control output of counter 12, which indicates the end of the next cycle of the device.

Claims

DEVICE FOR MANAGING ACCESS TO THE HIGHWAY IN LOCAL NETWORKS WITH HIGHWAY ARCHITECTURE, containing the control unit and N interface units, the control inputs and outputs of each interface unit connected via the control line to the inputs and outputs of the control unit, the first information inputs and outputs of the N interface units are interconnected through the information highway, i-th input of the device subscriber code (where i =

), the i-th input of the device request, i = l, the information inputs and outputs of the first and second groups of the device are connected respectively to the first information, to the control, second and first information outputs of the i-th interface unit, and each interface unit contains a parallel code converter in serial, first counter, comparison unit, AND element - NOT, moreover, the information input, request input, the first and second information inputs and outputs of the interface unit are connected respectively to the first inputs of the comparison element and the element and AND - NOT, to the first and second inputs and outputs of the parallel code to serial converter, the output of the first counter is connected to the second input of the comparison unit, the output of which is connected to the second input of the AND element - NOT, the control input-output of the interface unit is connected to the counting input of the first counter and to the output of the AND element - NOT, characterized in that a decoder is inserted into each interface block, the input of which is connected to the information output of the first counter, a read-only memory, the input of which is connected to the decoder output, the back element a rzhka, an input connected to the control input-output of the interface unit, a control register, the information input of which is connected to the output of the permanent memory, and the clock input is connected to the output of the delay element, the first and second blocks of AND elements, the first inputs of which are connected to the information outputs of the control register, the second control output of which is connected respectively to the second input of the first block of AND elements and the inverse input of the second block of AND elements, a trip register, the information input of which is connected to the second block of AND elements, the second counter, the output of which is connected to the synchronizing input of the shutdown register, the pulse shaper connected to the output of the second counter, the OR element, the first input of which is connected to the output of the pulse shaper, the second input is connected to the control output of the first counter, the third the input is connected to the output of the delay element, and the output of the OR element is connected to the reset input of the second counter, the element And, the first input connected to the second control output of the control register, the second input of the AND element is connected to the clock input of the interface unit, and the output of the And element is connected to the counting input of the second counter, a buffer register, the information input of which is connected to the output of the first block of AND elements, and the reset input is connected to the first input of the AND element - NOT, the element block AND - OR, the first group of inputs of which is connected to the outputs of the buffer register, and the output is connected to the third input of the AND - NOT element, a failure trigger, the installation input of which is connected to the output of the block of AND - OR elements, and the reset input - with the request block interface, and the output of the failure trigger is connected to the first control output of the interface unit, the second group of inputs of the block of elements AND - OR is connected to the group of control inputs of the interface unit, the group of control outputs of which are connected to the outputs of the shutdown register.