RU2016100274A - Команда и логика для обеспечения функциональных возможностей цикла защищенного хеширования с шифром - Google Patents

Команда и логика для обеспечения функциональных возможностей цикла защищенного хеширования с шифром Download PDF

Info

Publication number
RU2016100274A
RU2016100274A RU2016100274A RU2016100274A RU2016100274A RU 2016100274 A RU2016100274 A RU 2016100274A RU 2016100274 A RU2016100274 A RU 2016100274A RU 2016100274 A RU2016100274 A RU 2016100274A RU 2016100274 A RU2016100274 A RU 2016100274A
Authority
RU
Russia
Prior art keywords
command
specified
cipher
keys
cyclic
Prior art date
Application number
RU2016100274A
Other languages
English (en)
Other versions
RU2637463C2 (ru
Inventor
Виндох ГОПАЛ
Важди К. ФЕГХАЛИ
Original Assignee
Интел Корпорейшн
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Интел Корпорейшн filed Critical Интел Корпорейшн
Publication of RU2016100274A publication Critical patent/RU2016100274A/ru
Application granted granted Critical
Publication of RU2637463C2 publication Critical patent/RU2637463C2/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00—Arrangements for program control, e.g. control units
    • G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
    • G06F9/30003—Arrangements for executing specific machine instructions
    • G06F9/30007—Arrangements for executing specific machine instructions to perform operations on data operands
    • G06F9/30036—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations
    • G06F9/30038—Instructions to perform operations on packed data, e.g. vector, tile or matrix operations using a mask
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0618—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation
    • H04L9/0625—Block ciphers, i.e. encrypting groups of characters of a plain text message using fixed encryption transformation with splitting of the data block into left and right halves, e.g. Feistel based algorithms, DES, FEAL, IDEA or KASUMI
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L9/00—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols
    • H04L9/06—Cryptographic mechanisms or cryptographic arrangements for secret or secure communications; Network security protocols the encryption apparatus using shift registers or memories for block-wise or stream coding, e.g. DES systems or RC4; Hash functions; Pseudorandom sequence generators
    • H04L9/0643—Hash functions, e.g. MD5, SHA, HMAC or f9 MAC

Claims (71)

1. Процессор, содержащий:
каскад декодирования для декодирования первой команды для алгоритма защищенного хеширования с шифром, причем первая команда указывает данные источника и один или более операндов-ключей; и
один или более исполняющих блоков, выполненных с возможностью в ответ на декодированную первую команду:
выполнения над данными источника первоначальной перестановки;
выполнения над подвергшимися перестановке данными источника одной или более циклических итераций алгоритма защищенного хеширования с шифром с использованием указанного одного или более операндов-ключей, причем указанная одна или более циклических итераций составляют меньше 16; и
выполнения над зашифрованными данными перестановки, обратной первоначальной;
сохранения результата исполнения первой команды в регистре-адресате.
2. Процессор по п. 1, в котором первая команда предназначена для выполнения единственной циклической итерации алгоритма защищенного хеширования с шифром с использованием алгоритма шифра Фейстеля.
3. Процессор по п. 1, в котором первая команда предназначена для выполнения единственной циклической итерации алгоритма защищенного хеширования с шифром с использованием алгоритма Стандарта шифрования данных (DES).
4. Процессор по п. 1, в котором первая команда предназначена для выполнения циклической итерации алгоритма защищенного хеширования с шифром с использованием алгоритма Стандарта тройного шифрования данных (TDES), причем число циклов указано первой командой.
5. Процессор по п. 1, в котором указанный один или более операндов-ключей указывают один или более 48-разрядных ключей.
6. Процессор по п. 1, в котором указанный один или более операндов-ключей указывают один или более 56-разрядных ключей.
7. Процессор по п. 1, в котором указанный один или более операндов-ключей указывают два TDES-ключа режима 2.
8. Процессор по п. 1, в котором указанная одна или более циклических итераций алгоритма защищенного хеширования с шифром содержат одну или более циклических итераций дешифрования, использующих один или более заданных ключей для воспрепятствования атаке.
9. Процессор по п. 1, в котором указанная одна или более циклических итераций алгоритма защищенного хеширования с шифром содержат одну или более циклических итераций TDES, использующих один или более заданных ключей для воспрепятствования атаке.
10. Процессор по п. 1, в котором первая команда указывает регистр-адресат в виде 64-разрядного операнда-адресата.
11. Процессор по п. 1, в котором первая команда неявным образом указывает регистр-адресат в виде пары 32-разрядных регистров-адресатов.
12. Процессор по п. 1, в котором первая команда указывает регистр-адресат в виде регистрового операнда-адресата по технологии SIMD.
13. Процессор по п. 12, в котором первая команда указывает указанный регистр-адресат по технологии SIMD также в качестве регистрового операнда для данных источника.
14. Способ, содержащий этапы, на которых:
декодируют первую команду для защищенного хеширования с шифром, причем первая команда указывает данные источника и один или более операндов-ключей;
выполняют над данными источника первоначальную перестановку;
выполняют, в ответ на первую команду, над подвергшимися перестановке данными источника одну или более циклических итераций алгоритма защищенного хеширования с шифром с использованием указанного одного или более операндов-ключей, причем указанная одна или более циклических итераций составляют меньше 16; и
выполняют над указанными зашифрованными данными перестановку, обратную первоначальной;
сохраняют результат исполнения первой команды в регистре-адресате в соответствии с форматом, указанным командой.
15. Способ по п. 14, в котором указанные одна или более циклических итераций алгоритма защищенного хеширования с шифром содержат одну или более циклических итераций дешифрования, использующих один или более заданных ключей для воспрепятствования атаке.
16. Способ по п. 14, дополнительно содержащий этап, на котором:
выполняют одну или более циклических итераций дешифрования с использованием одного или более заданных ключей для воспрепятствования атаке.
17. Способ по п. 16, дополнительно содержащий этап, на котором:
осуществляют случайный выбор из набора заданных ключей для воспрепятствования атаке.
18. Способ по п. 16, дополнительно содержащий этап, на котором:
осуществляют выбор из собственного набора заданных ключей для воспрепятствования атаке.
19. Способ по п. 14, в котором первая команда указывает регистр-адресат в виде 64-разрядного операнда-адресата.
20. Способ по п. 14, в котором первая команда неявным образом указывает регистр-адресат в виде пары 32-разрядных регистров-адресатов.
21. Способ по п. 14, в котором первая команда указывает регистр-адресат в виде регистрового операнда-адресата по технологии SIMD.
22. Способ по п. 21, в котором первая команда указывает упомянутый регистр-адресат по технологии SIMD также в виде регистрового операнда для данных источника и упомянутого одного или более операндов-ключей.
23. Способ по п. 14, в котором первая команда указывает формат сохранения последней итерации.
24. Способ по п. 23, дополнительно содержащий этапы, на которых:
выполняют над результатом исполнения первой команды, сохраненным в регистре-адресате, первоначальную перестановку;
выполняют, в ответ на вторую команду, над подвергшимся перестановке результатом исполнения первой команды вторую одну или более циклических итераций алгоритма защищенного хеширования с шифром, выполняемого в режиме дешифрования с использованием второго одного или более операндов-ключей, при этом вторая одна или более циклических итераций составляют меньше 16; и
выполняют над зашифрованными данными дешифрования перестановку, обратную первоначальной.
25. Способ по п. 14, дополнительно содержащий этапы, на которых:
выполняют над результатом исполнения первой команды, сохраненным в регистре-адресате, первоначальную перестановку;
выполняют, в ответ на вторую команду, над результатом исполнения первой команды, сохраненным в регистре-адресате, вторую одну или более циклических итераций алгоритма защищенного хеширования с шифром, выполняемого в режиме шифрования с использованием второго одного или более операндов-ключей, при этом вторая одна или более циклических итераций составляют меньше 16; и выполняют над указанными зашифрованными данными шифрования перестановку, обратную первоначальной.
26. Способ, содержащий этапы, на которых:
декодируют первую команду для защищенного хеширования с шифром, причем первая команда указывает данные источника и один или более операндов-ключей;
выполняют над данными источника первоначальную перестановку;
выполняют, в ответ на первую команду, над подвергшимися перестановке данными источника одну или более циклических итераций алгоритма защищенного хеширования с шифром с использованием указанного одного или более операндов-ключей в соответствии с номером цикла, указанным первой командой, причем указанная одна или более циклических итераций составляют меньше 16; и
выполняют над указанными зашифрованными данными перестановку, обратную первоначальной;
сохраняют один или более результатов исполнения первой команды в регистре-адресате в соответствии с расписанием форматов, указанным командой.
27. Способ по п. 26, дополнительно содержащий этапы, на которых:
выполняют над последним результатом исполнения первой команды, сохраненным в регистре-адресате, первоначальную перестановку;
выполняют, в ответ на вторую команду, над подвергшимся перестановке последним результатом исполнения первой команды вторую одну или более циклических итераций алгоритма защищенного хеширования с шифром, выполняемого в режиме дешифрования, с использованием второй одной или более операндов-ключей, при этом вторая одна или более циклических итераций составляют меньше 16; и
выполняют над указанными зашифрованными данными дешифрования перестановку, обратную первоначальной.
28. Способ по п. 27, дополнительно содержащий этап, на котором:
осуществляют выбор указанного второго одного или более операндов-ключей из собственного набора заданных ключей для воспрепятствования атаке.
29. Вычислительная система, содержащая:
память для хранения назначений ресурсов для запросов балансировки нагрузки по набору ресурсов обработки данных; и
процессор, содержащий:
каскад декодирования для декодирования первой команды для алгоритма защищенного хеширования с шифром, причем первая команда указывает данные источника и один или более операндов-ключей; и
один или более исполняющих блоков, выполненный с возможностью в ответ на декодированную первую команду:
выполнения над данными источника первоначальной перестановки;
выполнения над подвергшимися перестановке данными источника одной или более циклических итераций алгоритма защищенного хеширования с шифром с использованием указанного одного или более операндов-ключей, причем указанная одна или более циклических итераций составляют меньше 16; и
выполнения над указанными зашифрованными данными перестановку, обратную первоначальной; и
сохранения результата исполнения первой команды в регистре-адресате, подлежащем использованию при генерировании назначения ресурса на основании запроса из запросов балансировки нагрузки по указанному набору ресурсов обработки данных.
30. Система по п. 29, в которой первая команда предназначена для выполнения единственной циклической итерации алгоритма защищенного хеширования с шифром с использованием алгоритма шифра Фейстеля (Feistel).
31. Система по п. 29, в которой первая команда предназначена для выполнения единственной циклической итерации алгоритм защищенного хеширования с шифром с использованием алгоритма Стандарта шифрования данных (DES).
32. Система по п. 29, в которой первая команда указывает регистр-адресат в виде 64-разрядного операнда-адресата.
33. Система по п. 29, в которой первая команда неявным образом указывает регистр-адресат в виде пары 32-разрядных регистров-адресатов.
34. Система по п. 29, в которой первая команда указывает регистр-адресат в виде регистрового операнда-адресата по технологии SIMD.
35. Система по п. 29, в которой указанная одна или более циклических итераций алгоритма защищенного хеширования с шифром содержат одну или более циклических итераций TDES, использующих один или более ключей из набора заданных ключей для воспрепятствования атаке.
RU2016100274A 2013-08-08 2014-08-08 Команда и логика для обеспечения функциональных возможностей цикла защищенного хеширования с шифром RU2637463C2 (ru)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US13/962,933 2013-08-08
US13/962,933 US10038550B2 (en) 2013-08-08 2013-08-08 Instruction and logic to provide a secure cipher hash round functionality
PCT/US2014/050339 WO2015021380A1 (en) 2013-08-08 2014-08-08 Instruction and logic to provide a secure cipher hash round functionality

Publications (2)

Publication Number Publication Date
RU2016100274A true RU2016100274A (ru) 2017-07-14
RU2637463C2 RU2637463C2 (ru) 2017-12-04

Family

ID=52448689

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2016100274A RU2637463C2 (ru) 2013-08-08 2014-08-08 Команда и логика для обеспечения функциональных возможностей цикла защищенного хеширования с шифром

Country Status (8)

Country Link
US (1) US10038550B2 (ru)
EP (1) EP3031167B1 (ru)
JP (2) JP6220453B2 (ru)
KR (1) KR101821066B1 (ru)
CN (1) CN105409158B (ru)
RU (1) RU2637463C2 (ru)
TW (2) TWI646818B (ru)
WO (1) WO2015021380A1 (ru)

Families Citing this family (31)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8924741B2 (en) 2012-12-29 2014-12-30 Intel Corporation Instruction and logic to provide SIMD secure hashing round slice functionality
US9292298B2 (en) * 2013-07-08 2016-03-22 Arm Limited Data processing apparatus having SIMD processing circuitry
US10038550B2 (en) * 2013-08-08 2018-07-31 Intel Corporation Instruction and logic to provide a secure cipher hash round functionality
DK3095044T3 (da) * 2013-11-19 2020-12-21 Top Galore Ltd Block mining fremgangsmåde og apparat
US10503510B2 (en) 2013-12-27 2019-12-10 Intel Corporation SM3 hash function message expansion processors, methods, systems, and instructions
US9912481B2 (en) * 2014-03-27 2018-03-06 Intel Corporation Method and apparatus for efficiently executing hash operations
US9317719B2 (en) 2014-09-04 2016-04-19 Intel Corporation SM3 hash algorithm acceleration processors, methods, systems, and instructions
US9658854B2 (en) 2014-09-26 2017-05-23 Intel Corporation Instructions and logic to provide SIMD SM3 cryptographic hashing functionality
US10409827B2 (en) * 2014-10-31 2019-09-10 21, Inc. Digital currency mining circuitry having shared processing logic
US9960909B2 (en) * 2014-12-08 2018-05-01 Open-Silicon Inc. High speed and low power hashing system and method
US10867045B2 (en) 2015-09-30 2020-12-15 Hewlett-Packard Development Company, L.P. Runtime verification using external device
CN105391546A (zh) * 2015-12-16 2016-03-09 南京航空航天大学 基于双伪随机变换和Feistel结构的轻量级分组密码技术VHF
US10049057B2 (en) * 2015-12-18 2018-08-14 Intel Corporation Instruction and logic for secure instruction execution pipeline
GB2547247B (en) * 2016-02-12 2019-09-11 Advanced Risc Mach Ltd An apparatus and method for controlling use of bounded pointers
CN105959099A (zh) * 2016-06-20 2016-09-21 浪潮电子信息产业股份有限公司 一种实现ssr密码加密的方法
US9680653B1 (en) * 2016-10-13 2017-06-13 International Business Machines Corporation Cipher message with authentication instruction
US10209959B2 (en) * 2016-11-03 2019-02-19 Samsung Electronics Co., Ltd. High radix 16 square root estimate
US10374793B2 (en) * 2016-12-09 2019-08-06 Intel Corporation Simon-based hashing for fuse validation
CN108462681B (zh) * 2017-02-22 2020-12-29 中国移动通信集团公司 一种异构网络的通信方法、设备及系统
CN109194461B (zh) * 2018-05-11 2022-02-22 吉林大学 基于双密钥流密码的单向链表顺序加密解密方法
EP3595256A1 (de) * 2018-07-13 2020-01-15 Siemens Aktiengesellschaft Vorrichtung und verfahren zum betreiben einer durch software gestalteten verarbeitungseinheit für ein gerät
US10540207B1 (en) * 2018-07-18 2020-01-21 International Business Machines Corporation Fast, low memory, consistent hash using an initial distribution
GB2582900A (en) 2019-03-18 2020-10-14 Pqshield Ltd Cryptography using a cryptographic state
WO2021038281A1 (en) * 2019-08-30 2021-03-04 Telefonaktiebolaget Lm Ericsson (Publ) A round-free cryptographic hashing device for secure and low-latency communications
TWI705687B (zh) 2019-09-09 2020-09-21 新唐科技股份有限公司 用於資料加解密的金鑰管理裝置及處理器晶片
TWI731407B (zh) 2019-09-09 2021-06-21 新唐科技股份有限公司 具有旁通通道的金鑰管理裝置及處理器晶片
IT201900025567A1 (it) * 2019-12-24 2021-06-24 St Microelectronics Srl Procedimento per eseguire operazioni di crittografia in un dispositivo di elaborazione, corrispondenti dispositivo di elaborazione e prodotto informatico
US11520709B2 (en) 2020-01-15 2022-12-06 International Business Machines Corporation Memory based encryption using an encryption key based on a physical address
US11763008B2 (en) 2020-01-15 2023-09-19 International Business Machines Corporation Encrypting data using an encryption path and a bypass path
CN113742657A (zh) 2020-05-29 2021-12-03 台达电子工业股份有限公司 软件保护方法及其系统
CN112988235B (zh) * 2021-02-06 2022-06-14 华中科技大学 一种高效率第三代安全散列算法的硬件实现电路及方法

Family Cites Families (99)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE2458331A1 (de) 1973-12-13 1975-06-19 Honeywell Inf Systems Datenverarbeitungssystem zur adressierung eines in einem sekundaerspeicher abgelegten datensatzes
US4250483A (en) 1978-01-30 1981-02-10 Rubner Anthony C System for signalized intersection control
EP0354774B1 (en) 1988-08-11 1996-04-10 International Business Machines Corporation Data cryptography using control vectors
US5339398A (en) 1989-07-31 1994-08-16 North American Philips Corporation Memory architecture and method of data organization optimized for hashing
US5349642A (en) 1992-11-03 1994-09-20 Novell, Inc. Method and apparatus for authentication of client server communication
US5649179A (en) 1995-05-19 1997-07-15 Motorola, Inc. Dynamic instruction allocation for a SIMD processor
US5608801A (en) 1995-11-16 1997-03-04 Bell Communications Research, Inc. Efficient cryptographic hash functions and methods for amplifying the security of hash functions and pseudo-random functions
JPH10340048A (ja) * 1997-06-06 1998-12-22 Hitachi Ltd ハッシュ値生成方法、データ暗号化方法、データ復号化方法、ハッシュ値生成装置、データ暗号化装置およびデータ復号化装置
US5920900A (en) 1996-12-30 1999-07-06 Cabletron Systems, Inc. Hash-based translation method and apparatus with multiple level collision resolution
US5897637A (en) 1997-03-07 1999-04-27 Apple Computer, Inc. System and method for rapidly identifying the existence and location of an item in a file
US6067547A (en) 1997-08-12 2000-05-23 Microsoft Corporation Hash table expansion and contraction for use with internal searching
US5960434A (en) 1997-09-26 1999-09-28 Silicon Graphics, Inc. System method and computer program product for dynamically sizing hash tables
US6260055B1 (en) 1997-10-15 2001-07-10 Kabushiki Kaisha Toshiba Data split parallel shifter and parallel adder/subtractor
US6226710B1 (en) 1997-11-14 2001-05-01 Utmc Microelectronic Systems Inc. Content addressable memory (CAM) engine
US6269163B1 (en) 1998-06-15 2001-07-31 Rsa Security Inc. Enhanced block ciphers with data-dependent rotations
US6360218B1 (en) 1998-10-26 2002-03-19 Microsoft Corporation Compact record format for low-overhead databases
US6307955B1 (en) 1998-12-18 2001-10-23 Topaz Systems, Inc. Electronic signature management system
US7065633B1 (en) 1999-01-28 2006-06-20 Ati International Srl System for delivering exception raised in first architecture to operating system coded in second architecture in dual architecture CPU
US6578131B1 (en) 1999-04-27 2003-06-10 Microsoft Corporation Scaleable hash table for shared-memory multiprocessor system
US6983350B1 (en) 1999-08-31 2006-01-03 Intel Corporation SDRAM controller for parallel processor architecture
US6631419B1 (en) 1999-09-22 2003-10-07 Juniper Networks, Inc. Method and apparatus for high-speed longest prefix and masked prefix table search
US7254231B1 (en) * 1999-10-14 2007-08-07 Ati International Srl Encryption/decryption instruction set enhancement
US6594665B1 (en) 2000-02-18 2003-07-15 Intel Corporation Storing hashed values of data in media to allow faster searches and comparison of data
US6952770B1 (en) 2000-03-14 2005-10-04 Intel Corporation Method and apparatus for hardware platform identification with privacy protection
KR100377172B1 (ko) 2000-06-13 2003-03-26 주식회사 하이닉스반도체 데이터 암호화 표준 알고리즘을 이용한 암호화 장치의 키스케쥴러
US6470329B1 (en) 2000-07-11 2002-10-22 Sun Microsystems, Inc. One-way hash functions for distributed data synchronization
US20020032551A1 (en) 2000-08-07 2002-03-14 Jabari Zakiya Systems and methods for implementing hash algorithms
US7681018B2 (en) 2000-08-31 2010-03-16 Intel Corporation Method and apparatus for providing large register address space while maximizing cycletime performance for a multi-threaded register file set
JP2002108691A (ja) * 2000-09-29 2002-04-12 Mitsubishi Electric Corp 半導体記憶装置および半導体記憶装置の制御方法
DE10061998A1 (de) 2000-12-13 2002-07-18 Infineon Technologies Ag Kryptographieprozessor
DE60213762T2 (de) 2001-01-12 2007-10-04 Broadcom Corp., Irvine Implementierung des SHA1 Algorithmusses
US6829355B2 (en) 2001-03-05 2004-12-07 The United States Of America As Represented By The National Security Agency Device for and method of one-way cryptographic hashing
US7073059B2 (en) 2001-06-08 2006-07-04 Hewlett-Packard Development Company, L.P. Secure machine platform that interfaces to operating systems and customized control programs
US7249255B2 (en) 2001-06-13 2007-07-24 Corrent Corporation Apparatus and method for a hash processing system using multiple hash storage areas
US7240203B2 (en) 2001-07-24 2007-07-03 Cavium Networks, Inc. Method and apparatus for establishing secure sessions
KR100423811B1 (ko) 2001-12-12 2004-03-22 한국전자통신연구원 카스미 암호화 알고리즘을 응용한 암호화 장치
US7395412B2 (en) 2002-03-08 2008-07-01 Ip-First, Llc Apparatus and method for extending data modes in a microprocessor
US7400722B2 (en) 2002-03-28 2008-07-15 Broadcom Corporation Methods and apparatus for performing hash operations in a cryptography accelerator
US7069442B2 (en) 2002-03-29 2006-06-27 Intel Corporation System and method for execution of a secured environment initialization instruction
US7165135B1 (en) 2002-04-18 2007-01-16 Advanced Micro Devices, Inc. Method and apparatus for controlling interrupts in a secure execution mode-capable processor
DE60311441T2 (de) 2002-04-18 2007-11-08 Advanced Micro Devices Inc., Sunnyvale Initialisierung eines rechnersystems mit einem für einen sicheren ausführungsmodus geeigneten prozessor
US7392384B2 (en) 2002-06-28 2008-06-24 Hewlett-Packard Development Company, L.P. Method and system for secure storage, transmission and control of cryptographic keys
JP2004109420A (ja) 2002-09-18 2004-04-08 Sony Corp 乱数生成装置及び乱数生成方法
US7925891B2 (en) 2003-04-18 2011-04-12 Via Technologies, Inc. Apparatus and method for employing cryptographic functions to generate a message digest
US7373514B2 (en) 2003-07-23 2008-05-13 Intel Corporation High-performance hashing system
US7921300B2 (en) 2003-10-10 2011-04-05 Via Technologies, Inc. Apparatus and method for secure hash algorithm
US7545928B1 (en) 2003-12-08 2009-06-09 Advanced Micro Devices, Inc. Triple DES critical timing path improvement
US7684563B1 (en) 2003-12-12 2010-03-23 Sun Microsystems, Inc. Apparatus and method for implementing a unified hash algorithm pipeline
US7599489B1 (en) 2004-02-09 2009-10-06 Sun Microsystems Inc. Accelerating cryptographic hash computations
US7496196B2 (en) * 2004-06-30 2009-02-24 Intel Corporation Method apparatus and system of performing one or more encryption and/or decryption operations
US20070214266A1 (en) 2004-07-30 2007-09-13 Telefonaktiebolaget Lm Ericsson (Pub) Secure load balancing in a network
US7602905B2 (en) 2004-09-01 2009-10-13 Texas Instruments Incorporated Processes, circuits, devices, and systems for encryption and decryption and other purposes, and processes of making
US7370050B2 (en) 2005-02-28 2008-05-06 Microsoft Corporation Discoverability and enumeration mechanisms in a hierarchically secure storage system
CN101044535B (zh) 2005-03-16 2011-06-15 三菱电机株式会社 数据变换装置以及数据变换方法
US7725624B2 (en) 2005-12-30 2010-05-25 Intel Corporation System and method for cryptography processing units and multiplier
US8073892B2 (en) 2005-12-30 2011-12-06 Intel Corporation Cryptographic system, method and multiplier
US8392174B2 (en) * 2006-08-07 2013-03-05 International Characters, Inc. Method and apparatus for lexical analysis using parallel bit streams
US8020142B2 (en) 2006-12-14 2011-09-13 Intel Corporation Hardware accelerator
US7949130B2 (en) 2006-12-28 2011-05-24 Intel Corporation Architecture and instruction set for implementing advanced encryption standard (AES)
US8538015B2 (en) 2007-03-28 2013-09-17 Intel Corporation Flexible architecture and instruction for advanced encryption standard (AES)
US20100027781A1 (en) 2007-12-20 2010-02-04 Galbi Duane E Method and apparatus for enhancing performance of data encryption standard (des) encryption/decryption
US8281109B2 (en) 2007-12-27 2012-10-02 Intel Corporation Compressed instruction format
US8923510B2 (en) 2007-12-28 2014-12-30 Intel Corporation Method and apparatus for efficiently implementing the advanced encryption standard
US8340280B2 (en) 2008-06-13 2012-12-25 Intel Corporation Using a single instruction multiple data (SIMD) instruction to speed up galois counter mode (GCM) computations
US8788841B2 (en) 2008-10-23 2014-07-22 Samsung Electronics Co., Ltd. Representation and verification of data for safe computing environments and systems
US8194858B2 (en) * 2009-02-19 2012-06-05 Physical Optics Corporation Chaotic cipher system and method for secure communication
US8711159B2 (en) 2009-02-23 2014-04-29 Microsoft Corporation VGPU: a real time GPU emulator
US8832464B2 (en) 2009-03-31 2014-09-09 Oracle America, Inc. Processor and method for implementing instruction support for hash algorithms
US20100250965A1 (en) * 2009-03-31 2010-09-30 Olson Christopher H Apparatus and method for implementing instruction support for the advanced encryption standard (aes) algorithm
US9680637B2 (en) 2009-05-01 2017-06-13 Harris Corporation Secure hashing device using multiple different SHA variants and related methods
JP5423217B2 (ja) * 2009-08-04 2014-02-19 富士通株式会社 演算処理装置、情報処理装置、および演算処理装置の制御方法
US8356185B2 (en) 2009-10-08 2013-01-15 Oracle America, Inc. Apparatus and method for local operand bypassing for cryptographic instructions
US8417961B2 (en) 2010-03-16 2013-04-09 Oracle International Corporation Apparatus and method for implementing instruction support for performing a cyclic redundancy check (CRC)
WO2011120421A1 (zh) 2010-03-31 2011-10-06 北京飞天诚信科技有限公司 加密引擎的实现方法
US8583902B2 (en) 2010-05-07 2013-11-12 Oracle International Corporation Instruction support for performing montgomery multiplication
US9851969B2 (en) 2010-06-24 2017-12-26 International Business Machines Corporation Function virtualization facility for function query of a processor
FR2963135B1 (fr) * 2010-07-22 2013-02-08 Viaccess Sa Procede de protection d'un contenu
JP5367917B2 (ja) 2011-01-25 2013-12-11 三洋電機株式会社 車載器
CA2830779C (en) 2011-04-06 2017-03-07 Certicom Corp. Efficient implementation of hash algorithm on a processor
JP2012252281A (ja) 2011-06-06 2012-12-20 Canon Inc 演算処理装置およびその方法、並びに、情報処理装置
US8855302B2 (en) 2011-06-21 2014-10-07 Intel Corporation Apparatus and method for Skein hashing
US9251197B2 (en) 2011-06-27 2016-02-02 Jethrodata Ltd. System, method and data structure for fast loading, storing and access to huge data sets in real time
GB2497070B (en) 2011-11-17 2015-11-25 Advanced Risc Mach Ltd Cryptographic support instructions
US8954754B2 (en) 2011-12-22 2015-02-10 Intel Corporation Method and apparatus to process SHA-1 secure hashing algorithm
CN106878021B (zh) 2012-03-30 2020-04-10 英特尔公司 用于处理sha-2安全散列算法的方法和设备
US10198248B2 (en) 2012-07-11 2019-02-05 Intel Corporation Parallel processing of a single data buffer
GB2496934B (en) 2012-08-07 2014-06-11 Imagination Tech Ltd Multi-stage register renaming using dependency removal
US8924741B2 (en) 2012-12-29 2014-12-30 Intel Corporation Instruction and logic to provide SIMD secure hashing round slice functionality
US20140362098A1 (en) 2013-06-10 2014-12-11 Sharp Laboratories Of America, Inc. Display stream compression
CN103457719B (zh) 2013-07-23 2016-06-08 国家密码管理局商用密码检测中心 一种对sm3密码算法hmac模式的侧信道能量分析方法
US10038550B2 (en) 2013-08-08 2018-07-31 Intel Corporation Instruction and logic to provide a secure cipher hash round functionality
CN103490895B (zh) 2013-09-12 2016-09-14 电小虎能源科技（北京）有限公司 一种应用国密算法的工业控制身份认证方法及装置
US9424209B2 (en) 2013-09-19 2016-08-23 Intel Corporation Dynamic heterogeneous hashing functions in ranges of system memory addressing space
US9390246B2 (en) 2013-09-25 2016-07-12 Intel Corporation Creating secure original equipment manufacturer (OEM) identification
US9250914B2 (en) 2013-12-20 2016-02-02 Intel Corporation Method and apparatus for selecting cache locality for atomic operations
US9361106B2 (en) 2013-12-27 2016-06-07 Intel Corporation SMS4 acceleration processors, methods, systems, and instructions
US10503510B2 (en) 2013-12-27 2019-12-10 Intel Corporation SM3 hash function message expansion processors, methods, systems, and instructions
US9912481B2 (en) 2014-03-27 2018-03-06 Intel Corporation Method and apparatus for efficiently executing hash operations
US9317719B2 (en) 2014-09-04 2016-04-19 Intel Corporation SM3 hash algorithm acceleration processors, methods, systems, and instructions

Also Published As

Publication number Publication date
TW201519623A (zh) 2015-05-16
JP6504679B2 (ja) 2019-04-24
TWI646818B (zh) 2019-01-01
EP3031167B1 (en) 2019-02-06
RU2637463C2 (ru) 2017-12-04
TWI551104B (zh) 2016-09-21
KR20160017080A (ko) 2016-02-15
EP3031167A1 (en) 2016-06-15
JP6220453B2 (ja) 2017-10-25
EP3031167A4 (en) 2017-03-29
US20150043729A1 (en) 2015-02-12
WO2015021380A1 (en) 2015-02-12
JP2018013802A (ja) 2018-01-25
JP2016527569A (ja) 2016-09-08
TW201642619A (zh) 2016-12-01
KR101821066B1 (ko) 2018-01-22
CN105409158B (zh) 2019-07-02
CN105409158A (zh) 2016-03-16
US10038550B2 (en) 2018-07-31

Similar Documents

Publication Publication Date Title
RU2016100274A (ru) Команда и логика для обеспечения функциональных возможностей цикла защищенного хеширования с шифром
CN107667499B (zh) 带密钥散列消息认证码处理器、方法、系统和指令
EP3550764B1 (en) Hardware accelerators and methods for high-performance authenticated encryption
CN106575215B (zh) 处理指令的系统、设备、方法、处理器、介质和电子设备
US9960917B2 (en) Matrix multiply accumulate instruction
TWI463858B (zh) 用於已改善之ａｅｓ加密與解密的處理器指令
JP2014041382A5 (ru)
CN106878021B (zh) 用于处理sha-2安全散列算法的方法和设备
US8929539B2 (en) Instructions to perform Groestl hashing
US10725779B2 (en) Method and apparatus to process SHA-2 secure hashing algorithm
KR100745430B1 (ko) 인사이퍼링 또는 디사이퍼링 방법, 장치 및 컴퓨터 판독 가능 기록 매체
CN109479003B (zh) 用于安全椭圆曲线密码指令的处理器、系统、方法和设备
WO2014051735A1 (en) Instruction set for message scheduling of sha256 algorithm
US11917067B2 (en) Apparatuses, methods, and systems for instructions for usage restrictions cryptographically tied with data
US10089500B2 (en) Secure modular exponentiation processors, methods, systems, and instructions
CN108563465B (zh) 用于响应于单个指令来执行循环和异或的系统、装置和方法
TW201812637A (zh) 低成本之密碼加速器
JP2017503232A (ja) Ｒｓａアルゴリズム加速プロセッサ、方法、システム、及び命令
US20150030153A1 (en) Repeatable application-specific encryption key derivation using a hidden root key
Chang et al. Hardware acceleration for cryptography algorithms by hotspot detection
KR20150116339A (ko) 공개키 암호를 위한 다중 제곱 연산 장치 및 방법
a Two-Pass et al. ÆÌÌ Nagoya Univ ÆÌÌ
Schwabe Fast symmetric crypto on embedded CPUs

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20190809