RU2014107336A

RU2014107336A - Программируемое логическое устройство

Info

Publication number: RU2014107336A
Application number: RU2014107336/08A
Authority: RU
Inventors: Сергей Феофентович Тюрин; Руслан Владимирович Вихорев
Original assignee: Сергей Феофентович Тюрин; Руслан Владимирович Вихорев
Priority date: 2014-02-25
Filing date: 2014-02-25
Publication date: 2015-08-27
Also published as: RU2573732C2

Abstract

Программируемое логическое устройство, содержащее группу n инверторов, n групп передающих транзисторов (n - число входных переменных) потранзисторов в группе, группу 2инверторов, инвертор, входы n переменных, m групп 2настроечных входов 9, вход «ноль вольт», причем затвор каждого нечетного транзистора i-й группы передающих транзисторов подключен к выходу i-го инвертора группы n инверторов, затвор каждого четного транзистора i-й группы передающих транзисторов подключен к i-му входу входов n переменных, отличающееся тем, что, с целью обеспечения возможности реализации нескольких логических функций, дополнительно введены 2блоков конституент нуля, и m блоков вычисления функций, причем вход инвертора подключен к шине «ноль вольт», выход инвертора подключен к истокам двух транзисторов 1-й группы передающих транзисторов, стоки транзисторов 1-й группы передающих транзисторов подключены к объединенным истокам четных и нечетных четырех транзисторов 2-й группы передающих транзисторов, и так далее, то есть объединенные истоки четных и нечетных передающих транзисторов из 2транзисторов n-1-й группы подключены к стокам 2транзисторов n-2-й группы, i=1,n, стоки транзисторов из 2транзисторов последней, n-й группы подключены ко входам инверторов группы 2инверторов и к выходам соответствующего из 2блоков конституент нуля, входы которых подключены к соответствующим переменным входов n переменных или инверсий переменных с выходов соответствующих для реализации конституенты нуля инверторов группы n инверторов, выходы инверторов группы 2инверторов подключены к 2входам конституент СДНФ m блоков вычисления функций, группы 2входов которых явл�

Claims

Программируемое логическое устройство, содержащее группу n инверторов, n групп передающих транзисторов (n - число входных переменных) по
транзисторов в группе, группу 2ⁿ инверторов, инвертор, входы n переменных, m групп 2ⁿ настроечных входов 9, вход «ноль вольт», причем затвор каждого нечетного транзистора i-й группы передающих транзисторов подключен к выходу i-го инвертора группы n инверторов, затвор каждого четного транзистора i-й группы передающих транзисторов подключен к i-му входу входов n переменных, отличающееся тем, что, с целью обеспечения возможности реализации нескольких логических функций, дополнительно введены 2ⁿ блоков конституент нуля, и m блоков вычисления функций, причем вход инвертора подключен к шине «ноль вольт», выход инвертора подключен к истокам двух транзисторов 1-й группы передающих транзисторов, стоки транзисторов 1-й группы передающих транзисторов подключены к объединенным истокам четных и нечетных четырех транзисторов 2-й группы передающих транзисторов, и так далее, то есть объединенные истоки четных и нечетных передающих транзисторов из 2^n-1 транзисторов n-1-й группы подключены к стокам 2^n-2 транзисторов n-2-й группы, i=1,n, стоки транзисторов из 2ⁿ транзисторов последней, n-й группы подключены ко входам инверторов группы 2ⁿ инверторов и к выходам соответствующего из 2ⁿ блоков конституент нуля, входы которых подключены к соответствующим переменным входов n переменных или инверсий переменных с выходов соответствующих для реализации конституенты нуля инверторов группы n инверторов, выходы инверторов группы 2ⁿ инверторов подключены к 2ⁿ входам конституент СДНФ m блоков вычисления функций, группы 2ⁿ входов которых являются m группами настроечных входов устройства, а выходы m блоков вычисления функций являются выходами устройства,

при этом каждый блок реализации конституенты нуля содержит n передающих транзисторов и шину «ноль вольт», истоки передающих трназисторов объединены и являются выходом блока, стоки которых объединены и подключены к шине «ноль вольт», затворы транзисторов подключены к соответствующим разрядам переменных выходов переменных, либо к инверсиям переменных с выходов соответствующих инверторов группы n инверторов, так, что в j-m блоке реализации конституенты нуля формируется отрицание конституенты единицы с десятичным номером j-1,

при этом каждый j-й блок вычисления функций содержит группу 2ⁿ передающих транзисторов и инвертор, истоки передающих транзисторов подключены к выходам соответствующим из 2ⁿ инверторов группы 2ⁿ инверторов для включения соответствующего набора в соответствующую функцию, стоки передающих транзисторов объединены и подключены ко входу инвертора, выход которого является выходом блока, затворы передающих транзисторов подключены к соответствующим разрядам j-й группы групп настроечных входов устройства, на i-й вход которой, i=1,2ⁿ, подается единица, если i-я конституента единицы входит в СДНФ реализуемой j-й функции и ноль - если не входит.