RU2013148102A - DEVICE AND METHOD FOR DISPLAYING AND REVERSING SIGNALS IN A COMMUNICATION SYSTEM USING CODE WITH A LOW DENSITY OF CHECKS FOR PARITY - Google Patents

DEVICE AND METHOD FOR DISPLAYING AND REVERSING SIGNALS IN A COMMUNICATION SYSTEM USING CODE WITH A LOW DENSITY OF CHECKS FOR PARITY Download PDF

Info

Publication number
RU2013148102A
RU2013148102A RU2013148102/08A RU2013148102A RU2013148102A RU 2013148102 A RU2013148102 A RU 2013148102A RU 2013148102/08 A RU2013148102/08 A RU 2013148102/08A RU 2013148102 A RU2013148102 A RU 2013148102A RU 2013148102 A RU2013148102 A RU 2013148102A
Authority
RU
Russia
Prior art keywords
bit
substreams
ldpc
bits
length
Prior art date
Application number
RU2013148102/08A
Other languages
Russian (ru)
Other versions
RU2580085C2 (en
Inventor
Хиун-Коо ЯНГ
Хонг-Сил ДЗЕОНГ
Сунг-Риул ЙУН
Original Assignee
Самсунг Электроникс Ко., Лтд.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Самсунг Электроникс Ко., Лтд. filed Critical Самсунг Электроникс Ко., Лтд.
Priority claimed from PCT/KR2012/002266 external-priority patent/WO2012134160A2/en
Publication of RU2013148102A publication Critical patent/RU2013148102A/en
Application granted granted Critical
Publication of RU2580085C2 publication Critical patent/RU2580085C2/en

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03M—CODING; DECODING; CODE CONVERSION IN GENERAL
    • H03M13/00—Coding, decoding or code conversion, for error detection or error correction; Coding theory basic assumptions; Coding bounds; Error probability evaluation methods; Channel models; Simulation or testing of codes
    • H03M13/03—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words
    • H03M13/05—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits
    • H03M13/11—Error detection or forward error correction by redundancy in data representation, i.e. code words containing more digits than the source words using block codes, i.e. a predetermined number of check bits joined to a predetermined number of information bits using multiple parity bits
    • H03M13/1102—Codes on graphs and decoding on graphs, e.g. low-density parity check [LDPC] codes
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0041—Arrangements at the transmitter end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L1/00—Arrangements for detecting or preventing errors in the information received
    • H04L1/004—Arrangements for detecting or preventing errors in the information received by using forward error control
    • H04L1/0045—Arrangements at the receiver end
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L2025/0335—Arrangements for removing intersymbol interference characterised by the type of transmission
    • H04L2025/03375—Passband transmission
    • H04L2025/0342—QAM

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Probability & Statistics with Applications (AREA)
  • Theoretical Computer Science (AREA)
  • Error Detection And Correction (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Detection And Prevention Of Errors In Transmission (AREA)

Abstract

1. Способ отображения сигналов передатчика сигналов в системе, использующей код с малой плотностью проверок на четность (LDPC), причем способ отображения сигналов содержит этапы, на которых:записывают биты LDPC-кодового слова по столбцам;считывают записанные биты LDPC-кодового слова по строкам;генерируют подпотоки посредством демультиплексирования считанных битов с использованием схемы демультиплексирования; иотображают биты, включенные в каждый из подпотоков, в символы в группе сигналов,при этом схема демультиплексирования определяется в соответствии со схемой модуляции, используемой в передатчике сигналов, длиной LDPC-кодового слова и числом подпотоков.2. Способ отображения сигналов по п. 1, в котором если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова Nсоставляет 16200 (N=16200), число подпотоков Nсоставляет 12 (N=12), и считанные биты с v0 по v11 назначаются 12 подпотокам с b0 по b11, генерирование подпотоков, содержит назначение бита v0 биту b4, бита v1 биту b2, бита v2 биту b0, бита v3 биту b5, бита v4 биту b6, бита v5 биту b1, бита v6 биту b3, бита v7 биту b7, бита v8 биту b8, бита v9 биту b9, бита v10 биту b10, и бита v11 биту b11.3. Способ отображения сигналов по п. 1, в котором, если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова Nсоставляет 16200 (N=16200), число подпотоков Nсоставляет 12 (N=12), и считанные биты с v0 по v11 назначаются 12 подпотокам с b0 по b11, генерирование подпотоков, содержит назначение бита v0 биту b4, бита v1 биту b0, бита v2 биту b1, бита v3 биту b6, бита v4 биту b2, бита v5 биту b3, бита v6 биту b5, бита v7 биту b8, бита v8 биту b7, бита v9 биту b10, бита v10 би1. A method of displaying signal transmitter signals in a system using a low density parity check (LDPC) code, the signal mapping method comprising the steps of: writing bits of an LDPC codeword in columns; reading written bits of an LDPC codeword in rows ; generate substreams by demultiplexing the read bits using a demultiplexing scheme; and the bits included in each of the substreams are displayed in the symbols in the signal group, wherein the demultiplexing scheme is determined in accordance with the modulation scheme used in the signal transmitter, the length of the LDPC codeword and the number of substreams. 2. The signal mapping method according to claim 1, wherein if 64-ary quadrature amplitude modulation (64-QAM) is used as a modulation scheme, the length of the LDPC code word N is 16,200 (N = 16,200), the number of sub-streams N is 12 (N = 12) , and the read bits v0 through v11 are assigned to 12 substreams b0 to b11, generating substreams, contains the assignment of bit v0 to bit b4, bit v1 to bit b2, bit v2 to bit b0, bit v3 to bit b5, bit v4 to bit b6, bit v5 to bit b1 , bit v6 bit b3, bit v7 bit b7, bit v8 bit b8, bit v9 bit b9, bit v10 bit b10, and bit v11 bit b11.3. The signal mapping method according to claim 1, wherein if 64-ary quadrature amplitude modulation (64-QAM) is used as a modulation scheme, the length of the LDPC code word N is 16,200 (N = 16,200), the number of sub-streams N is 12 (N = 12 ), and the read bits v0 through v11 are assigned to 12 substreams from b0 to b11, the generation of substreams contains the assignment of bit v0 to bit b4, bit v1 to bit b0, bit v2 to bit b1, bit v3 to bit b6, bit v4 to bit b2, bit v5 to bit b3, bit v6 bit b5, bit v7 bit b8, bit v8 bit b7, bit v9 bit b10, bit v10 bi

Claims (12)

1. Способ отображения сигналов передатчика сигналов в системе, использующей код с малой плотностью проверок на четность (LDPC), причем способ отображения сигналов содержит этапы, на которых:1. A method of displaying signals of a signal transmitter in a system using a code with a low density of parity checks (LDPC), the method of displaying signals comprising the steps of: записывают биты LDPC-кодового слова по столбцам;write bits of the LDPC codeword in columns; считывают записанные биты LDPC-кодового слова по строкам;read the written bits of the LDPC codeword line by line; генерируют подпотоки посредством демультиплексирования считанных битов с использованием схемы демультиплексирования; иgenerating substreams by demultiplexing the read bits using a demultiplexing scheme; and отображают биты, включенные в каждый из подпотоков, в символы в группе сигналов,map the bits included in each of the substreams to symbols in the signal group, при этом схема демультиплексирования определяется в соответствии со схемой модуляции, используемой в передатчике сигналов, длиной LDPC-кодового слова и числом подпотоков.wherein the demultiplexing scheme is determined in accordance with the modulation scheme used in the signal transmitter, the length of the LDPC codeword and the number of substreams. 2. Способ отображения сигналов по п. 1, в котором если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова Nldpc составляет 16200 (Nldpc=16200), число подпотоков Nsubstreams составляет 12 (Nsubstreams=12), и считанные биты с v0 по v11 назначаются 12 подпотокам с b0 по b11, генерирование подпотоков, содержит назначение бита v0 биту b4, бита v1 биту b2, бита v2 биту b0, бита v3 биту b5, бита v4 биту b6, бита v5 биту b1, бита v6 биту b3, бита v7 биту b7, бита v8 биту b8, бита v9 биту b9, бита v10 биту b10, и бита v11 биту b11.2. The signal mapping method according to claim 1, wherein if 64-ary quadrature amplitude modulation (64-QAM) is used as a modulation scheme, the length of the LDPC codeword N ldpc is 16200 (N ldpc = 16200), the number of substreams N substreams is 12 (N substreams = 12), and the read bits v0 through v11 are assigned to 12 substreams from b0 to b11, generating substreams, contains the assignment of bit v0 to bit b4, bit v1 to bit b2, bit v2 to bit b0, bit v3 to bit b5, bit v4 bit b6, bit v5 bit b1, bit v6 bit b3, bit v7 bit b7, bit v8 bit b8, bit v9 bit b9, bit v10 bit b10, and bit v11 bit b11. 3. Способ отображения сигналов по п. 1, в котором, если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова Nldpc составляет 16200 (Nldpc=16200), число подпотоков Nsubstreams составляет 12 (Nsubstreams=12), и считанные биты с v0 по v11 назначаются 12 подпотокам с b0 по b11, генерирование подпотоков, содержит назначение бита v0 биту b4, бита v1 биту b0, бита v2 биту b1, бита v3 биту b6, бита v4 биту b2, бита v5 биту b3, бита v6 биту b5, бита v7 биту b8, бита v8 биту b7, бита v9 биту b10, бита v10 биту b9, и бита v11 биту b11.3. The method of displaying signals according to claim 1, in which, if 64-ary quadrature amplitude modulation (64-QAM) is used as a modulation scheme, the length of the LDPC codeword N ldpc is 16200 (N ldpc = 16200), the number of substreams N substreams is 12 (N substreams = 12), and the read bits v0 through v11 are assigned to 12 substreams b0 to b11, generating substreams, contains the assignment of bit v0 to bit b4, bit v1 to bit b0, bit v2 to bit b1, bit v3 to bit b6, bit v4 bit b2, bit v5 bit b3, bit v6 bit b5, bit v7 bit b8, bit v8 bit b7, bit v9 bit b10, bit v10 bit b9, and bit v11 bit b11. 4. Способ отображения сигналов по п. 1, в котором, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова Nldpc составляет 16200 (Nldpc=16200), число подпотоков Nsubstreams составляет 8 (Nsubstreams=8), и считанные биты с v0 по v7 назначаются 8 подпотокам с b0 по b7, генерирование подпотоков, содержит назначение бита v0 биту b4, бита v1 биту b0, бита v2 биту b1, бита v3 биту b2, бита v4 биту b5, бита v5 биту b3, бита v6 биту b6, и бита v7 биту b7.4. The method of signal mapping according to claim 1, in which, if 256-ary quadrature amplitude modulation (256-QAM) is used as a modulation scheme, the length of the LDPC code word N ldpc is 16200 (N ldpc = 16200), the number of substreams N substreams is 8 (N substreams = 8), and the read bits v0 through v7 are assigned to 8 substreams from b0 to b7, generating substreams, contains the assignment of bit v0 to bit b4, bit v1 to bit b0, bit v2 to bit b1, bit v3 to bit b2, bit v4 bit b5, bit v5 bit b3, bit v6 bit b6, and bit v7 bit b7. 5. Способ отображения сигналов по п. 1, в котором, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова Nldpc составляет 16200 (Nldpc=16200), число подпотоков Nsubstreams составляет 8 (Nsubstreams=8), и считанные биты с v0 по v7 назначаются 8 подпотокам с b0 по b7, генерирование подпотоков, содержит назначение бита v0 биту b4, бита v1 биту b0, бита v2 биту b5, бита v3 биту b1, бита v4 биту b2, бита v5 биту b3, бита v6 биту b6, и бита v7 биту b7.5. The method of signal mapping according to claim 1, in which, if 256-ary quadrature amplitude modulation (256-QAM) is used as a modulation scheme, the length of the LDPC code word N ldpc is 16200 (N ldpc = 16200), the number of substreams N substreams is 8 (N substreams = 8), and the read bits v0 through v7 are assigned to 8 substreams b0 to b7, generating substreams, contains the assignment of bit v0 to bit b4, bit v1 to bit b0, bit v2 to bit b5, bit v3 to bit b1, bit v4 bit b2, bit v5 bit b3, bit v6 bit b6, and bit v7 bit b7. 6. Передатчик сигналов в системе использующей код с малой плотностью проверок на четность (LDPC), адаптированный для выполнения способа по одному из пп. 1-5.6. The signal transmitter in a system using a code with a low density of parity checks (LDPC), adapted to perform the method according to one of paragraphs. 1-5. 7. Способ обратного отображения сигналов приемника сигналов в системе, использующей код с малой плотностью проверок на четность (LDPC), причем способ обратного отображения сигналов содержит этапы, на которых:7. A method for reverse mapping signals of a signal receiver in a system using a code with a low density of parity checks (LDPC), the method for reverse mapping signals includes the steps of: мультиплексируют подпотоки с использованием схемы мультиплексирования;multiplexing substreams using a multiplexing scheme; обратно перемежают мультиплексированные биты из мультиплексированных подпотоков; иthe multiplexed bits from the multiplexed substreams are alternately interleaved; and генерируют биты LDPC-кодового слова посредством LDPC-декодирования обратно перемеженных битов,generating bits of the LDPC codeword by LDPC decoding of the back-interleaved bits, при этом схема мультиплексирования определяется соответствующей схеме демультиплексирования, используемой в передатчике сигналов, и схема демультиплексирования определяется соответствующей схеме модуляции, используемой в передатчике сигналов, длиной LDPC-кодового слова, и числом подпотоков.wherein the multiplexing circuit is determined by the corresponding demultiplexing circuit used in the signal transmitter, and the demultiplexing circuit is determined by the corresponding modulation circuit used in the signal transmitter, the length of the LDPC codeword, and the number of substreams. 8. Способ обратного отображения сигналов по п. 7, в котором, если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова Nldpc составляет 16200 (Nldpc=16200), число подпотоков Nsubstreams составляет 12 (Nsubstreams=12), и 12 подпотоков с b0 по b11 назначаются мультиплексированным битам с v0 по v11, мультиплексирование подпотоков, содержит назначение бита b0 биту v2, бита b1 биту v5, бита b2 биту v1, бита b3 биту v6, бита b4 биту v0, бита b5 биту v3, бита b6 биту v4, бита b7 биту v7, бита b8 биту v8, бита b9 биту v9, бита b10 биту v10, и бита b11 биту v11.8. The method of the reverse mapping of signals according to claim 7, in which, if 64-ary quadrature amplitude modulation (64-QAM) is used as a modulation scheme, the length of the LDPC codeword N ldpc is 16200 (N ldpc = 16200), the number of substreams N substreams is 12 (N substreams = 12), and 12 substreams from b0 to b11 are assigned to multiplexed bits v0 to v11, multiplexing of substreams, contains the assignment of bit b0 to bit v2, bit b1 to bit v5, bit b2 to bit v1, bit b3 to bit v6 , bit b4 bit v0, bit b5 bit v3, bit b6 bit v4, bit b7 bit v7, bit b8 bit v8, bit b9 bit v9, bit b10 bit v10, and bit b11 bit v eleven. 9. Способ обратного отображения сигналов по п. 7, в котором, если 64-арная квадратурная амплитудная модуляция (64-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова Nldpc составляет 16200 (Nldpc=16200), число подпотоков Nsubstreams составляет 12 (Nsubstreams=12), и 12 подпотоков с b0 по b11 назначаются мультиплексированным битам с v0 по v11, мультиплексирование подпотоков, содержит назначение бита b0 биту v1, бита b1 биту v2, бита b2 биту v4, бита b3 биту v5, бита b4 биту v0, бита b5 биту v6, бита b6 биту v3, бита b7 биту v8, бита b8 биту v7, бита b9 биту v10, бита b10 биту v9, и бита b11 биту v11.9. The method of the reverse mapping of the signals according to claim 7, in which, if 64-ary quadrature amplitude modulation (64-QAM) is used as a modulation scheme, the length of the LDPC code word N ldpc is 16200 (N ldpc = 16200), the number of substreams N substreams is 12 (N substreams = 12), and 12 substreams from b0 to b11 are assigned to multiplexed bits v0 to v11, multiplexing of substreams, contains the assignment of bit b0 to bit v1, bit b1 to bit v2, bit b2 to bit v4, bit b3 to bit v5 , bit b4 bit v0, bit b5 bit v6, bit b6 bit v3, bit b7 bit v8, bit b8 bit v7, bit b9 bit v10, bit b10 bit v9, and bit b11 bit v eleven. 10. Способ обратного отображения сигналов по п. 7, в котором, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова Nldpc составляет 16200 (Nldpc=16200), число подпотоков Nsubstreams составляет 8 (Nsubstreams=8), и 8 подпотоков с b0 по b8 назначаются мультиплексированным битам с v0 по v8, мультиплексирование подпотоков, содержит назначение бита b0 биту v1, бита b1 биту v2, бита b2 биту v3, бита b3 биту v5, бита b4 биту v0, бита b5 биту v4, бита b6 биту v6, и бита b7 биту v7.10. The method of reverse mapping signals according to claim 7, in which, if 256-ary quadrature amplitude modulation (256-QAM) is used as a modulation scheme, the length of the LDPC code word N ldpc is 16200 (N ldpc = 16200), the number of sub-streams N substreams is 8 (N substreams = 8), and 8 substreams from b0 to b8 are assigned to multiplexed bits v0 to v8, multiplexing of substreams, contains the assignment of bit b0 to bit v1, bit b1 to bit v2, bit b2 to bit v3, bit b3 to bit v5 , bit b4 to bit v0, bit b5 to bit v4, bit b6 to bit v6, and bit b7 to bit v7. 11. Способ обратного отображения сигналов по п. 7, в котором, если 256-арная квадратурная амплитудная модуляция (256-QAM) используется в качестве схемы модуляции, длина LDPC-кодового слова Nldpc составляет 16200 (Nldpc=16200), число подпотоков Nsubstreams составляет 8 (Nsubstreams=8), и 8 подпотоков с b0 по b8 назначаются мультиплексированным битам с v0 по v8, мультиплексирование подпотоков, содержит назначение бита b0 биту v1, бита b1 биту v3, бита b2 биту v4, бита b3 биту v5, бита b4 биту v0, бита b5 биту v2, бита b6 биту v6, и бита b7 биту v7.11. The method of the reverse mapping of signals according to claim 7, in which, if 256-ary quadrature amplitude modulation (256-QAM) is used as a modulation scheme, the length of the LDPC codeword N ldpc is 16200 (N ldpc = 16200), the number of sub-streams N substreams is 8 (N substreams = 8), and 8 substreams from b0 to b8 are assigned to multiplexed bits v0 to v8, multiplexing of substreams, contains the assignment of bit b0 to bit v1, bit b1 to bit v3, bit b2 to bit v4, bit b3 to bit v5 , bit b4 to bit v0, bit b5 to bit v2, bit b6 to bit v6, and bit b7 to bit v7. 12. Приемник сигналов в системе, использующей код с малой плотностью проверок на четность (LDPC), адаптированный для выполнения способа по одному из пп. 7-11. 12. The signal receiver in a system using a code with a low density of parity checks (LDPC), adapted to perform the method according to one of paragraphs. 7-11.
RU2013148102/08A 2011-03-30 2012-03-28 Apparatus and method for mapping and inverse mapping of signals in communication system using low-density parity-check code RU2580085C2 (en)

Applications Claiming Priority (9)

Application Number Priority Date Filing Date Title
KR10-2011-0029128 2011-03-30
KR20110029128 2011-03-30
KR10-2011-0034481 2011-04-13
KR20110034481 2011-04-13
KR10-2011-0037531 2011-04-21
KR20110037531 2011-04-21
KR10-2011-0141033 2011-12-23
KR1020110141033A KR101865068B1 (en) 2011-03-30 2011-12-23 Apparatus and method for mapping/demapping signal in a communication system using a low density parity check code
PCT/KR2012/002266 WO2012134160A2 (en) 2011-03-30 2012-03-28 Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code

Related Child Applications (1)

Application Number Title Priority Date Filing Date
RU2016106337A Division RU2701085C2 (en) 2011-03-30 2016-02-25 Device and method for display and reverse display of signals in communication system using code with low density of parity checks

Publications (2)

Publication Number Publication Date
RU2013148102A true RU2013148102A (en) 2015-05-10
RU2580085C2 RU2580085C2 (en) 2016-04-10

Family

ID=47282477

Family Applications (2)

Application Number Title Priority Date Filing Date
RU2013148102/08A RU2580085C2 (en) 2011-03-30 2012-03-28 Apparatus and method for mapping and inverse mapping of signals in communication system using low-density parity-check code
RU2016106337A RU2701085C2 (en) 2011-03-30 2016-02-25 Device and method for display and reverse display of signals in communication system using code with low density of parity checks

Family Applications After (1)

Application Number Title Priority Date Filing Date
RU2016106337A RU2701085C2 (en) 2011-03-30 2016-02-25 Device and method for display and reverse display of signals in communication system using code with low density of parity checks

Country Status (6)

Country Link
JP (1) JP5937194B2 (en)
KR (1) KR101865068B1 (en)
CN (1) CN103460607B (en)
AU (1) AU2012237118B2 (en)
RU (2) RU2580085C2 (en)
TW (1) TWI528731B (en)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10425110B2 (en) 2014-02-19 2019-09-24 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
US9685980B2 (en) * 2014-03-19 2017-06-20 Samsung Electronics Co., Ltd. Transmitting apparatus and interleaving method thereof
KR101775704B1 (en) * 2014-05-21 2017-09-19 삼성전자주식회사 Transmitting apparatus and interleaving method thereof
US20160204804A1 (en) * 2015-01-13 2016-07-14 Sony Corporation Data processing apparatus and method

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8208499B2 (en) * 2003-06-13 2012-06-26 Dtvg Licensing, Inc. Framing structure for digital broadcasting and interactive services
KR100809619B1 (en) * 2003-08-26 2008-03-05 삼성전자주식회사 Apparatus and method for coding/decoding block low density parity check code in a mobile communication system
KR100922956B1 (en) * 2003-10-14 2009-10-22 삼성전자주식회사 Method for encoding of low density parity check code
KR100918763B1 (en) * 2003-11-14 2009-09-24 삼성전자주식회사 Interleaving apparatus and method in a channel coder using a parallel concatenated low density parity check code
US7395494B2 (en) * 2003-12-22 2008-07-01 Electronics And Telecommunications Research Institute Apparatus for encoding and decoding of low-density parity-check codes, and method thereof
JP4672015B2 (en) * 2004-07-27 2011-04-20 エルジー エレクトロニクス インコーポレイティド Encoding and decoding method using low density parity check code
CN101009534A (en) * 2007-02-01 2007-08-01 中兴通讯股份有限公司 A radiation method and system of the multi-input and multi-output system
WO2009064134A2 (en) * 2007-11-14 2009-05-22 Lg Electronics Inc. Method and system for transmitting and receiving signals
KR20090063184A (en) * 2007-12-12 2009-06-17 엘지전자 주식회사 Method of transmitting and receiving a signal and apparatus thereof
KR101502623B1 (en) * 2008-02-11 2015-03-16 삼성전자주식회사 Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
DK2248265T3 (en) * 2008-03-03 2015-08-31 Rai Radiotelevisione Italiana Bitpermutationsmønstre for LDPC coded modulation and QAM constellations
PL2099135T3 (en) * 2008-03-03 2018-07-31 Samsung Electronics Co., Ltd. Apparatus and method for channel encoding and decoding in communication system using low-density parity-check codes
JP4888734B2 (en) * 2008-07-07 2012-02-29 ソニー株式会社 Data processing apparatus and data processing method
EP2178214A1 (en) * 2008-10-16 2010-04-21 Thomson Licensing Method and apparatus for algebraic erasure decoding

Also Published As

Publication number Publication date
TWI528731B (en) 2016-04-01
RU2701085C2 (en) 2019-09-24
CN103460607B (en) 2016-10-12
AU2012237118B2 (en) 2016-02-25
RU2016106337A (en) 2017-08-30
JP5937194B2 (en) 2016-06-22
RU2580085C2 (en) 2016-04-10
AU2012237118A1 (en) 2013-09-19
TW201246801A (en) 2012-11-16
KR20120111903A (en) 2012-10-11
KR101865068B1 (en) 2018-06-08
CN103460607A (en) 2013-12-18
JP2014513889A (en) 2014-06-05
RU2016106337A3 (en) 2019-07-17

Similar Documents

Publication Publication Date Title
EA021906B1 (en) Data processing device and data processing method
CN111147183B (en) Interleaving mapping method and de-interleaving de-mapping method of LDPC code words
WO2015124107A1 (en) Interleaving and mapping method and deinterleaving and demapping method for ldpc codeword
RU2010100811A (en) TRANSMISSION METHODS FOR CCFI / PCFICH IN A WIRELESS COMMUNICATION SYSTEM
RU2013148102A (en) DEVICE AND METHOD FOR DISPLAYING AND REVERSING SIGNALS IN A COMMUNICATION SYSTEM USING CODE WITH A LOW DENSITY OF CHECKS FOR PARITY
RU2014115483A (en) METHOD FOR SENDING AND RECEIVING MANAGEMENT INFORMATION, DEVICE AND COMMUNICATION SYSTEM
RU2008152401A (en) MOVING DEVICE AND RECEIVER FOR SIGNAL FORMED BY MOVING DEVICE
US20090158131A1 (en) Viterbi decoding apparatus and method
WO2010024619A3 (en) Symbol mapping apparatus and method
RS52048B (en) Apparatus and method for coded orthogonal frequency-divison multiplexing
RU2015145972A (en) DATA PROCESSING DEVICE AND DATA PROCESSING METHOD
RU2015146020A (en) DATA PROCESSING DEVICE AND DATA PROCESSING METHOD
RU2009130410A (en) METHOD AND DEVICE INTENDED FOR GENERATION OF TRAINING SEQUENCE CODE IN COMMUNICATION SYSTEM
CN105376008A (en) Low density parity check code (LDPC) word interleaving mapping method and LDPC word de-interleaving demapping method
WO2012134160A3 (en) Apparatus and method for mapping and demapping signals in a communication system using a low density parity check code
CN111181572B (en) Interleaving mapping method and de-interleaving de-mapping method for LDPC code word
CN107204828A (en) The intertexture mapping method and deinterleaving de-mapping method of LDPC code word
JP2019041160A5 (en) Transmitter, transmitter, receiver, and receiver
CN106878766A (en) Signalling coding modulating device and demodulation code translator
MX2015014877A (en) Data processing device and data processing method.
CN110784287B (en) Interleaving mapping method and de-interleaving de-mapping method of LDPC code words
RU2010128219A (en) METHOD FOR PLANNING DISTRIBUTED VIRTUAL RESOURCE BLOCKS
CN111628849B (en) Interleaving mapping method and de-interleaving de-mapping method for LDPC code word
CN104935397A (en) Interleaved mapping method and de-interleaving de-mapping method for LDPC codeword
KR101482689B1 (en) Method of mapping interleaved address and decoding method including the same

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20200329