RU2012141C1

RU2012141C1 - Digital system for transmitting and receiving messages using nb(n-1)b code in communication line

Info

Publication number: RU2012141C1
Authority: RU
Inventors: О.В. Носов; Е.Г. Федоров; Н.В. Носова
Original assignee: Носов Олег Викторович
Priority date: 1991-05-24
Filing date: 1991-05-24
Publication date: 1994-04-30

Abstract

FIELD: telecommunication. SUBSTANCE: on the transmitting side system has the first digital signal source, the first user of synchronizing signal, direct and inverted threshold elements, code converter, matching unit, control unit, synchronization unit, the first and the second counters, the second user of synchronizing signal, comparator, the second digital signal source, parity violation unit, and on the receiving side the system has matching unit, logic O source, the first and the second threshold elements, control unit, synchronization unit, the first and the second counters, the first user of synchronizing signal, the first and the second users of digital signal, the second user of synchronizing signal. EFFECT: improved reliability. 1 dwg

Description

Изобретение относится к электросвязи и может использоваться при передаче дискретной информации по волоконно-оптическим линиям. The invention relates to telecommunications and can be used to transmit discrete information over fiber optic lines.

Целью изобретения является снижение избыточности линейного кодирования. The aim of the invention is to reduce the redundancy of linear coding.

На чертеже представлена структурная электрическая схема устройства. The drawing shows a structural electrical diagram of the device.

Цифровая система передачи и приема сообщений содержит на передающей стороне первый источник цифрового сигнала 1, первый потребитель синхросигнала источника 2, прямой и инверсный пороговые элементы 3, 4, кодовый преобразователь 5, согласующий блок 6, блок управления 7, блок синхронизации 8, первый и второй счетчики 9 и 10, второй потребитель синхросигнала 11, схему сравнения 12, второй источник цифрового сигнала 13, блок нарушения паритета 14, а на приемной стороне - согласующий блок 15, источник логического нуля 16, первый и второй прямые пороговые элементы 17, 18, блок управления 19, блок синхронизации 20, первый и второй счетчики 21, 22, первый потребитель синхросигнала 23, первый и второй потребители цифрового сигнала 25, второй потребитель синхросигнала 26. The digital system for transmitting and receiving messages contains on the transmitting side a first source of digital signal 1, a first consumer of a clock signal of source 2, direct and inverse threshold elements 3, 4, code converter 5, matching unit 6, control unit 7, synchronization unit 8, first and second counters 9 and 10, the second consumer of the clock signal 11, the comparison circuit 12, the second digital signal source 13, the parity violation unit 14, and on the receiving side, the matching unit 15, the logic zero source 16, the first and second direct threshold elements Tents 17, 18, the control unit 19, the synchronization unit 20, the first and second counters 21, 22, the first consumer of the clock signal 23, the first and second consumers of the digital signal 25, the second consumer of the clock signal 26.

Устройство работает следующим образом. The device operates as follows.

После включения питания импульс начальной установки заблокирует в блоке синхронизации 8 частоты, выдаваемые источникам цифровых сигналов, в это время в регистр кодопреобразователя 5 запишутся нули, а в информационный триггер - единица, которая для приемной части будет признаком начала работы. Триггер управления мультиплексором кодопреобразователя 5 установится в такое положение, при котором мультиплексор будет выдавать в канал нули. За время длительности импульса начальной установки счетчик прямого порогового элемента 3 обнулится, а счетчик инверсного порогового элемента 4 загрузит по входу параллельной загрузки в младший разряд. Этим отличаются прямой пороговый элемент 3 от инверсного элемента 4, в остальном они идентичны. Описание работы идет для случая, когда прямое слово дополняется нулем в (n+1) разряде, а инверсное - единицей. After turning on the power, the initial setting pulse will block in the synchronization block 8 the frequencies issued to the sources of digital signals, at that time zeros will be written to the code converter register 5, and the unit, which will be the sign of the start of operation, in the information trigger. The control trigger of the multiplexer of the code converter 5 is set to a position in which the multiplexer will output zeros to the channel. During the duration of the initial setting pulse, the counter of the direct threshold element 3 will be reset to zero, and the counter of the inverse threshold element 4 will load at the input of the parallel load into the least significant bit. This distinguishes a direct threshold element 3 from the inverse element 4, otherwise they are identical. The description of the work goes for the case when the direct word is supplemented by zero in the (n + 1) category, and the inverse by one.

Обнуляются через входы параллельной загрузки и счетчики 9,10 аккумуляторов диспаритетности. По окончании импульса начальной установки блок синхронизации 8 начинает выдавать синхроимпульсы потребителям синхросигналов источников 2, 11 и информация поступает на передающую часть. Если в качестве примера взять код 5В6В, то дешифраторы пороговых элементов 3, 4 настроены на 3, т. е. импульсы с их первых выходов будут проходить на счетчики 9, 10 лишь после того, как счетчики пороговых ячеек досчитают до трех. С вторых выходов ячеек счетчиков 9, 10 будут поступать через блок управления потенциалы управления реверсом счетчиков 9, 10 аккумуляторов диспаритетности. После приема пяти бит информации от первого источника цифрового сигнала 1 на схеме сравнения 12 происходит сравнение накопленных сумм диспаритетности первого 9 и второго 10 счетчиков аккумуляторов диспаритетностей и, если сумма первого не превышает сумму второго, то во второй перезаписывается по входам параллельной загрузки содержимое первого счетчика. Если сумма первого превышает сумму второго, то первый счетчик 9 перегрузится содержимым второго счетчика 10. Это происходит, если на выходе второго источника цифрового сигнала 13 установился неактивный уровень (ноль). Если поступила единица, то триггер управления мультиплексором блока нарушения паритета 14 переключит выход мультиплексора на инверсный канал и загрузка счетчиков аккумуляторов диспаритетности 9, 10 произойдет наоборот. В зависимости от загрузки счетчиков триггер управления мультиплексором кодопреобразователя 5 получает сигналы управления из блока управления 7 и подключает к каналу либо прямой, либо инверсный выход информационного регистра. Zero through the inputs of parallel loading and counters 9.10 batteries disparity. At the end of the initial installation pulse, the synchronization unit 8 begins to give out clock pulses to the consumers of the clock signals of sources 2, 11 and the information is transmitted to the transmitting part. If we take the 5B6B code as an example, then the decoders of the threshold elements 3, 4 are set to 3, i.e., the pulses from their first outputs will go to the counters 9, 10 only after the counters of the threshold cells are counted to three. From the second outputs of the cells of the counters 9, 10, the potentials for reversing the counters 9, 10 of the disparity batteries will be fed through the control unit. After receiving five bits of information from the first source of digital signal 1, in comparison circuit 12, the accumulated disparity sums of the first 9 and second 10 disparity accumulator counters are compared and, if the sum of the first does not exceed the sum of the second, then the contents of the first counter are overwritten in the second inputs. If the sum of the first exceeds the sum of the second, then the first counter 9 is overloaded with the contents of the second counter 10. This happens if the inactive level (zero) is established at the output of the second source of digital signal 13. If a unit is received, then the multiplexer control trigger of the parity violation block 14 will switch the multiplexer output to the inverse channel and the load of the accumulator counts of disparity 9, 10 will be reversed. Depending on the load of the counters, the control trigger of the code converter multiplexer 5 receives control signals from the control unit 7 and connects either a direct or an inverse output of the information register to the channel.

На приемной стороне в блоке синхронизации 20 собраны схемы тактовой подстройки частоты с помощью фиксатора переходов уровней входной информационной последовательности, который с помощью Т-триггера и генераторов, управляемых напряжением, осуществляет слежение за фазой приходящей тактовой частоты. В блоке синхронизации 20 также собрана схема начальной установки по информации. On the receiving side, in the synchronization unit 20, clock frequency tuning circuits are assembled using the level transition clamp of the input information sequence, which, with the help of a T-trigger and voltage-controlled generators, monitors the phase of the incoming clock frequency. In the synchronization unit 20 is also assembled the initial setup circuit for information.

Импульс начальной установки по питанию приводит триггеры в исходное состояние. Когда передающая часть выключена, из канала приходят нули. Счетчик просчитывает количество нулей и дешифратор установки через 30 нулей, устанавливает триггер начальной информационной установки в активное состояние, до этого момента счетчики прямых пороговых ячеек 16, 18 обнуляются. По заднему фронту отрицательного импульса начальной информационной установки обнулится счетчик первого аккумулятора диспаритетности 21, через шесть тактов после этого обнулится и счетчик 22 второго аккумулятора диспаритетности. После появления первой единицы в канале происходит блочная синхронизация счетчика цикла блока синхронизации 20, сбрасывается активный уровень начальной информационной установки. Приемная часть начинает работать в информационном режиме. После расчета диспаритетностей прямого канала в счетчике 21 первого аккумулятора диспаритетности и инверсного канала во втором счетчике 22 происходит сравнение в схеме сравнения блока управления 19 и, если сумма в первом счетчике больше, то во второй приемник цифрового сигнала 25 поступает единица, если нет - то ноль. The pulse of the initial nutritional setting triggers the triggers. When the transmitting part is turned off, zeros come from the channel. The counter calculates the number of zeros and the decoder of the installation after 30 zeros, sets the trigger of the initial information installation to the active state, until this moment the direct threshold cell counters 16, 18 are reset to zero. On the trailing edge of the negative impulse of the initial information installation, the counter of the first disparity battery 21 is reset to zero, and six counts after this reset the counter 22 of the second disparity battery. After the first unit appears in the channel, block synchronization of the cycle counter of the synchronization unit 20 occurs, the active level of the initial information installation is reset. The receiving part begins to work in an information mode. After calculating the disparity of the direct channel in the counter 21 of the first disparity battery and the inverse channel in the second counter 22, a comparison is made in the comparison circuit of the control unit 19 and, if the sum in the first counter is greater, then one arrives at the second receiver of the digital signal 25, if not, then zero .

Шестой бит канальной информации всегда пишется в триггер управления мультиплексором блока управления 19, он подключает прямой или инверсный выходы сдвигового регистра к выходу мультиплексора для выдачи информации первому потребителю цифрового сигнала 24. The sixth bit of channel information is always written to the control trigger of the multiplexer of the control unit 19, it connects the direct or inverse outputs of the shift register to the output of the multiplexer to provide information to the first consumer of the digital signal 24.

Использование предлагаемого устройства позволяет по сравнению с прототипом снизить избыточность линейного кодирования, т. е. за определенное количество бит, переданных в канал, передать большее количество бит информации, что позволит передавать служебную информацию без дополнительного оборудования для служебных каналов связи. Using the proposed device allows, in comparison with the prototype, to reduce the redundancy of linear coding, i.e., for a certain number of bits transferred to the channel, to transmit a larger number of bits of information, which will allow transmitting service information without additional equipment for service communication channels.

Claims

DIGITAL TRANSMISSION AND RECEIVING SYSTEM OF MESSAGES USED IN THE COMMUNICATION LINE BY CODE NB (N + 1) B, where n = 1, 2, 3,. . . , n, containing on the transmitting side a first digital signal source, a first source clock consumer, a control unit, a synchronization unit, a first code converter, a matching unit, and on a receiving side a matching unit, a synchronization unit, a control unit, a digital signal consumer and a synchronization consumer characterized in that, in order to reduce the linear coding redundancy, a second digital signal source, a second source clock consumer, and a second counter are introduced on the transmitting side , a comparison unit, a parity violation block, direct and inverse threshold elements, wherein the first output of the first digital signal source is connected to the first inputs of the direct threshold element and code converter, the second output of the first digital signal source is connected to the first input of the inverse threshold element, the second input of which is connected with the first output of the synchronization unit, the second inputs of the direct threshold element and the code converter, the input of the first consumer clock, the third input of the direct thresholds of the first element is connected to the second output of the synchronization block, the third input of the inverse threshold element, the fourth input of which is connected to the third output of the synchronization block, the fourth inputs of the direct threshold element, with the first inputs of the first and second counters, the first input of the parity violation block, the second input of which is connected to the fourth output of the synchronization unit and the first input of the control unit, the second input of which is connected to the fifth output of the synchronization unit and the third input of the code converter, the fourth One of which is connected to the sixth output of the synchronization unit, the seventh output of which is connected to the input of the second consumer of the source clock signal, the third input of the parity block, the fourth input of which is connected to the output of the second digital signal source, and the first and second outputs of the parity block are connected to the third and fourth inputs of the control unit, respectively, the first and second outputs of the direct threshold element are connected respectively to the fifth and sixth inputs of the control unit, the first and second outputs are inverse nth threshold element with the seventh and eighth inputs of the control unit, respectively, the first and second outputs of the control unit with the second and third inputs of the first counter, n fourth inputs of which are connected to n first outputs of the control unit, the second and third outputs of which are connected to the second and third the inputs of the second counter, n fourth inputs of which are connected to n fourth outputs of the control unit, n outputs of the first counter are connected to n first inputs of the comparison circuit, with n ninth inputs of the control unit, n outputs of the second the counter is connected to n tenth inputs of the control unit, n second inputs of the comparison circuit, the output of which is connected to the fifth input of the parity violation unit, the eleventh and twelfth outputs of the control unit are connected to the fifth and sixth inputs of the code converter, respectively, the output of the code converter is connected to the input of the matching unit, and on the receiving side, the first and second direct threshold elements, a source of logic zero, the first and second counters, the second consumer of the digital signal, the second consumer of syn signal, and the first output of the matching unit is connected to the first input of the first direct threshold element, the first input of the control unit, the second and third inputs of which are connected to the first and second outputs of the first direct threshold element, respectively, the second input of which is connected to the first output of the synchronization unit, the first input the second direct threshold element, the second input of which is connected to the second output of the matching unit, the output of the source of logical zero is connected to the third inputs of the first and second direct pores burner elements, the fourth inputs of which are connected to the second output of the synchronization unit, the third output of which is connected to the fourth input of the control unit, the fifth and sixth inputs of which are connected to the first and second outputs of the second direct threshold element, the fourth output of the synchronization unit is connected to the input of the first consumer of the clock signal, the seventh input of the control unit, n eighth inputs of which are connected to n outputs of the first counter, n the first inputs of the second counter, n outputs of which are connected to n ninth inputs of the block control, the first and second outputs of which are connected to the first and second inputs of the first counter, respectively, the third and fourth outputs of the control unit are connected to the second and third inputs of the second counter, respectively, the fourth input of which is connected to the fifth output of the synchronization unit, the sixth output of which is connected to the input of the second the consumer clock, the fifth and sixth outputs of the control unit are connected to the inputs of the first and second consumers of the digital signal, respectively.