RU2012132328A - Способ организации выполнения операции умножения двух чисел в модулярно-позиционном формате представления с плавающей точкой на универсальных многоядерных процессорах - Google Patents

Способ организации выполнения операции умножения двух чисел в модулярно-позиционном формате представления с плавающей точкой на универсальных многоядерных процессорах Download PDF

Info

Publication number
RU2012132328A
RU2012132328A RU2012132328/08A RU2012132328A RU2012132328A RU 2012132328 A RU2012132328 A RU 2012132328A RU 2012132328/08 A RU2012132328/08 A RU 2012132328/08A RU 2012132328 A RU2012132328 A RU 2012132328A RU 2012132328 A RU2012132328 A RU 2012132328A
Authority
RU
Russia
Prior art keywords
modular
numbers
positional
core
mantissa
Prior art date
Application number
RU2012132328/08A
Other languages
English (en)
Other versions
RU2509345C1 (ru
Inventor
Владимир Сергеевич Князьков
Константин Сергеевич Исупов
Original Assignee
Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Вятский государственный университет ФГБОУ ВПО "ВятГУ"
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Вятский государственный университет ФГБОУ ВПО "ВятГУ" filed Critical Федеральное государственное бюджетное образовательное учреждение высшего профессионального образования Вятский государственный университет ФГБОУ ВПО "ВятГУ"
Priority to RU2012132328/08A priority Critical patent/RU2509345C1/ru
Publication of RU2012132328A publication Critical patent/RU2012132328A/ru
Application granted granted Critical
Publication of RU2509345C1 publication Critical patent/RU2509345C1/ru

Links

Landscapes

  • Complex Calculations (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

Способ организации выполнения операции умножения двух чисел в модулярно-позиционном формате представления с плавающей точкой на универсальных многоядерных процессорах, заключающийся в том, что:универсальный многоядерный вычислитель содержит g k-разрядных вычислительных ядер, каждое из которых обеспечивает выполнение системы из f операций, в состав которых входят операции алгебраического умножения и алгебраического сложения над числами, представленными в позиционных целочисленных форматах данных;при организации выполнения операций умножения каждое число, множитель и множимое, представляется в модулярно-позиционном формате с плавающей точкой в виде (1+k+q·n) - элементного вектора, где:первый слева разряд s является старшим разрядом в формате числа и отводится под значение знака числа, причем если s=0, то число считается положительным, а если s=1, то число считается отрицательным;следующие за первым разрядом s числа k разрядов отводятся под хранение позиционного порядка числа, представляющего собой целое двоичное число λ со знаком s, изменяющееся для конечных чисел с плавающей точкой в диапазоне λ≤λ≤λи получаемое в результате преобразования числа из позиционного формата с плавающей точкой посредством вычисления выражения λ=е-t+1, где е определяет величину числа в двоичном позиционном формате с плавающей точкой в выражении (-1·М·2) при 0≤М<2, являющейся рациональной t-разрядной мантиссой числа в двоичном позиционном формате с плавающей точкой, λ=2-2, λ=2-2, при s=0 порядок λ считается положительным, а при s=1 порядок λ считается отрицательным;следующие за (k+1) разрядами q·n разрядов, причем q≤k, отводятся для представления

Claims (1)

  1. Способ организации выполнения операции умножения двух чисел в модулярно-позиционном формате представления с плавающей точкой на универсальных многоядерных процессорах, заключающийся в том, что:
    универсальный многоядерный вычислитель содержит g k-разрядных вычислительных ядер, каждое из которых обеспечивает выполнение системы из f операций, в состав которых входят операции алгебраического умножения и алгебраического сложения над числами, представленными в позиционных целочисленных форматах данных;
    при организации выполнения операций умножения каждое число, множитель и множимое, представляется в модулярно-позиционном формате с плавающей точкой в виде (1+k+q·n) - элементного вектора, где:
    первый слева разряд s является старшим разрядом в формате числа и отводится под значение знака числа, причем если s=0, то число считается положительным, а если s=1, то число считается отрицательным;
    следующие за первым разрядом s числа k разрядов отводятся под хранение позиционного порядка числа, представляющего собой целое двоичное число λ со знаком sλ, изменяющееся для конечных чисел с плавающей точкой в диапазоне λmin≤λ≤λmax и получаемое в результате преобразования числа из позиционного формата с плавающей точкой посредством вычисления выражения λ=е-t+1, где е определяет величину числа в двоичном позиционном формате с плавающей точкой в выражении (-1s·М·2е) при 0≤М<2, являющейся рациональной t-разрядной мантиссой числа в двоичном позиционном формате с плавающей точкой, λmin=2-2k-1, λmax=2k-1-2, при sλ=0 порядок λ считается положительным, а при sλ=1 порядок λ считается отрицательным;
    следующие за (k+1) разрядами q·n разрядов, причем q≤k, отводятся для представления мантиссы числа M ˜ = m 1 , m 2 , , m n
    Figure 00000001
    в модулярно-позиционном формате, причем данная мантисса представляется в системе остаточных классов с n основаниями р1, р2, …, pn, n - количество знакопозиций мантиссы, q-разрядность каждой знакопозиции; причем, каждая i-ая знакопозиция, где 1≤i≤n, представляется целым неотрицательным числом mi в двоичной позиционной системе счисления; значение mi каждой i-ой знакопозиции определяется по выражению m i = | M ' | p i
    Figure 00000002
    , где М' - целое неотрицательное двоичное число, определяемое выражением М'=М·2t-1, М - рациональная t-разрядная мантисса числа в двоичном позиционном формате с плавающей точкой, | M ' | p i
    Figure 00000003
    - операция получения остатка от деления М' на i-oe основание pi;
    диапазон изменения модулярной мантиссы M ˜ = m 1 , m 2 , , m n
    Figure 00000004
    в позиционной системе счисления определяется интервалом [ 0, P = i = 1 n p i )
    Figure 00000005
    ;
    значения порядка λ и мантиссы M ˜ = m 1 , m 2 , , m n
    Figure 00000004
    положительных конечных чисел при s=0 в модулярно-позиционном формате [λ,s,〈m1,m2,…,mn〉] находятся соответственно в следующих диапазонах: 2-2k-1≤λ≤2k-1-2, 〈01,02,…,0n〉 ≤ M ˜
    Figure 00000006
    ≤ 〈(p1-1),(p2-1),…,(pn-1)〉;
    значения порядка λ и мантиссы M ˜ = m 1 , m 2 , , m n
    Figure 00000004
    отрицательных конечных чисел при s=1 в модулярно-позиционном формате находятся соответственно в следующих диапазонах: 2-2k-1≤λ≤2k-1-2, 〈01,02,…,0n〉 ≤ M ˜
    Figure 00000006
    ≤ 〈(p1-1),(p2-1),…,(pn-1)〉;
    значение положительной бесконечности представляется в модулярно-позиционном формате следующим образом: s=0, λ=λmax+1=2k-1-1, M ˜ = 0 1 ,0 2 , ,0 n
    Figure 00000007
    ;
    значение отрицательной бесконечности представляется в модулярно-позиционном формате следующим образом: s=1, λ=λmax+1=2k-1-1, M ˜ = 0 1 ,0 2 , ,0 n
    Figure 00000007
    ;
    для положительных нечисловых величин (NaN) в модулярно-позиционном формате [λ,s,〈m1,m2,…,mn〉], при s=0, значение позиционного порядка λ определяется выражением λ=λmax+1=2k-1-1 а значения мантиссы M ˜ = m 1 , m 2 , , m n
    Figure 00000004
    находятся в диапазоне 〈11,12,…,1n〉 ≤ M ˜
    Figure 00000006
    ≤ 〈(p1-1),(p2-1),…,(pn-1)〉;
    для отрицательных нечисловых величин (NaN) в модулярно-позиционном формате, при s=1, значение позиционного порядка λ определяется выражением λ=λmax+1=2k-1-1, а значения мантиссы M ˜ = m 1 , m 2 , , m n
    Figure 00000004
    находятся в диапазоне 〈11,12,…,1n〉 ≤ M ˜
    Figure 00000006
    ≤ 〈(p1-1),(p2-1),…,(pn-1)〉;
    величины в модулярно-позиционном формате, имеющие значение позиционного порядка λ=λmin-1=1-2k-1, при изменении значений модулярной мантиссы в диапазоне 〈11,12,…,1n〉 ≤ M ˜
    Figure 00000006
    ≤ 〈(p1-1),(p2-1),…,(pn-1)〉, служат для расширенного кодирования исключительных ситуаций, таких как потеря или переполнение порядка, необходимость округления мантиссы и т.д., которые могут возникнуть в процессе вычислений;
    по сигналу процессора, множитель A= [ m 1 A , m 2 A , m n A , λ A , s A ]
    Figure 00000008
    и множимое B= [ m 1 B , m 2 B , m n B , λ B , s B ]
    Figure 00000009
    , представленные в модулярно-позиционном формате с плавающей точкой, загружаются в универсальный k-разрядный процессор, содержащий g вычислительных ядер, следующим образом:
    при условии, что g≥n+1, т.е. если число вычислительных ядер процессора превышает число оснований системы остаточных классов, используемых для представления модулярных мантисс M ˜ A
    Figure 00000010
    =〈 m 1 A , m 2 A , m n A
    Figure 00000011
    〉 и M ˜ B
    Figure 00000012
    =〈 m 1 B , m 2 B , m n B
    Figure 00000013
    〉 чисел А и В соответственно, то:
    в первое ядро универсального многоядерного процессора загружают q-разрядные двоичные представления первых знакопозиций m 1 A
    Figure 00000014
    и m 1 B
    Figure 00000015
    модулярных мантисс M ˜ A
    Figure 00000010
    =〈 m 1 A , m 2 A , m n A
    Figure 00000011
    〉 и M ˜ B
    Figure 00000012
    =〈 m 1 B , m 2 B , m n B
    Figure 00000013
    〉 чисел А и В соответственно, а так же основание системы остаточных классов p1;
    параллельно с этим, во второе ядро универсального многоядерного процессора загружают q-разрядные двоичные представления вторых знакопозиций m 1 A
    Figure 00000014
    и m 1 B
    Figure 00000015
    модулярных мантисс M ˜ A
    Figure 00000010
    и M ˜ B
    Figure 00000012
    чисел А и В соответственно, а так же основание системы остаточных классово p2; и т.д.
    параллельно с этим, в n-е ядро универсального многоядерного процессора загружают q-разрядные двоичные представления n-х знакопозиций m 1 A
    Figure 00000014
    и m 1 B
    Figure 00000015
    модулярных мантисс M ˜ A
    Figure 00000010
    и M ˜ B
    Figure 00000012
    чисел А и В соответственно, а так же основание системы остаточных классово pn;
    параллельно с этим, в (n+1)-е ядро универсального многоядерного процессора загружают k-разрядные двоичные порядки λA и λB, а так же знаки sA и sB чисел А и В соответственно;
    при условии, что g<n+1, т.е. если число оснований системы остаточных классов используемых для представления модулярных мантисс M ˜ A
    Figure 00000010
    =〈 m 1 A , m 2 A , m n A
    Figure 00000011
    〉 и M ˜ B
    Figure 00000012
    =〈 m 1 B , m 2 B , m n B
    Figure 00000013
    〉 чисел А и В соответственно равно числу вычислительных ядер универсального вычислителя, либо превышает его, то:
    q-разрядные двоичные представления первых знакопозиций m 1 A
    Figure 00000014
    и m 1 B
    Figure 00000015
    модулярных мантисс M ˜ A
    Figure 00000010
    и M ˜ B
    Figure 00000012
    чисел А и В соответственно, а так же основание системы остаточных классов р1 загружают в первое ядро универсального многоядерного процессора;
    параллельно с этим, q-разрядные двоичные представления вторых знакопозиций m 2 A
    Figure 00000016
    и m 2 B
    Figure 00000017
    модулярных мантисс M ˜ A
    Figure 00000010
    и M ˜ B
    Figure 00000012
    чисел А и В соответственно, а так же основание системы остаточных классов р2 загружают во второе ядро универсального многоядерного процессора; и т.д.,
    параллельно с этим, q-разрядные двоичные представления (q-1)-х знакопозиций m g 1 A
    Figure 00000018
    и m g 1 B
    Figure 00000019
    модулярных мантисс M ˜ A
    Figure 00000010
    и M ˜ B
    Figure 00000012
    чисел А и В соответственно, а так же основание системы остаточных классов pg-1 загружают в (g-1)-е ядро универсального многоядерного процессора;
    q-разрядные двоичные представления g-ых знакопозиций m g A
    Figure 00000020
    и m g B
    Figure 00000021
    модулярных мантисс M ˜ A
    Figure 00000010
    и M ˜ B
    Figure 00000012
    чисел А и В соответственно, а так же основание системы остаточных классово загружают в первое ядро универсального многоядерного процессора;
    q-разрядные двоичные представления (g+1)-х знакопозиций m g + 1 A
    Figure 00000022
    и m g + 1 B
    Figure 00000023
    модулярных мантисс M ˜ A
    Figure 00000010
    и M ˜ B
    Figure 00000012
    чисел А и В соответственно, а так же основание системы остаточных классов pg+1 загружают во второе ядро универсального многоядерного процессора;
    и т.д., пока не будут загружены n-е знакопозиций m n A
    Figure 00000024
    и m n B
    Figure 00000025
    модулярных мантисс M ˜ A
    Figure 00000010
    =〈 m 1 A , m 2 A , m n A
    Figure 00000011
    〉 и M ˜ B
    Figure 00000012
    =〈 m 1 B , m 2 B , m n B
    Figure 00000013
    〉 чисел A и В соответственно;
    параллельно с этим, k-разрядные двоичные порядки λA и λB, а так же знаки sA и sB чисел А и В соответственно загружают в g-e ядро универсального многоядерного процессора;
    после того, как множитель A = [ m 1 A , m 2 A , , m n A , λ A , s A ]
    Figure 00000026
    и множимое B = [ m 1 B , m 2 B , , m n B , λ B , s B ]
    Figure 00000027
    , представленные в модулярно-позиционном формате с плавающей точкой, загружены в универсальный k-разрядный процессор, содержащий g вычислительных ядер, операция их умножения выполняется следующим образом:
    при условии, что g≥n+1, т.е. если число вычислительных ядер процессора превышает число оснований системы остаточных классов, используемых для представления модулярных мантисс M ˜ A = m 1 A , m 2 A , , m n A
    Figure 00000028
    и M ˜ B = m 1 B , m 2 B , , m n B
    Figure 00000029
    чисел А и В соответственно, то:
    в первом вычислительном ядре процессора выполняется операция целочисленного умножения m 1 C = | m 1 A m 1 B | p 1
    Figure 00000030
    по модулю р1 q-разрядных двоичных представлений m 1 A
    Figure 00000031
    и m 2 B
    Figure 00000032
    модулярных мантисс M ˜ A = m 1 A , m 2 A , , m n A
    Figure 00000028
    и M ˜ B = m 1 B , m 2 B , , m n B
    Figure 00000029
    чисел А и В соответственно, путем нахождения значения m 1 C = | m 1 A m 1 B | p 1 = m 1 A m 1 B m 1 A m 1 B p 1 p 1
    Figure 00000033
    , где m 1 A m 1 B p 1
    Figure 00000034
    - наибольшее целое, не превышающее m 1 A m 1 B p 1
    Figure 00000035
    ; все операции являются целочисленными и выполняются в позиционной двоичной системе счисления;
    параллельно с этим, во втором вычислительном ядре процессора выполняется операция умножения m 2 C = | m 2 A m 2 B | p 2
    Figure 00000036
    по модулю р2 q-разрядных двоичных представлений знакопозиции m 1 A
    Figure 00000031
    и m 2 B
    Figure 00000032
    модулярных мантисс M ˜ A
    Figure 00000010
    и M ˜ B
    Figure 00000012
    чисел А и В соответственно; все операции являются целочисленными и выполняются в позиционной двоичной системе счисления;
    и т.д.,
    параллельно с этим, в n-м вычислительном ядре процессора выполняется операция умножения m n C = | m n A m n B | p n
    Figure 00000037
    по модулю pn q-разрядных двоичных представлений знакопозиции m n A
    Figure 00000038
    и m n B
    Figure 00000039
    модулярных мантисс M ˜ A
    Figure 00000010
    и M ˜ B
    Figure 00000012
    чисел А и В соответственно; все операции являются целочисленными и выполняются в позиционной двоичной системе счисления;
    параллельно с этим, в (n+1)-м вычислительном ядре процессора выполняется сложение двоичных порядков λA и λB, а так же сложение по модулю два sC=|sA+sB|2 знаков sA и sB чисел А и В соответственно;
    при условии, что g<n+1, т.е. если число оснований системы остаточных классов используемых для представления модулярных мантисс M ˜ A = m 1 A , m 2 A , , m n A
    Figure 00000028
    и M ˜ B = m 1 B , m 2 B , , m n B
    Figure 00000029
    чисел А и В соответственно равно числу вычислительных ядер универсального вычислителя, либо превышает его, и в каждое j-ое вычислительное ядро из первых (g-1) вычислительных ядер процессора загружено wj знакопозиций m i ( g 1 ) + j A
    Figure 00000040
    и m i ( g 1 ) + j B
    Figure 00000041
    , i=0,1,…,w1-1, то:
    в первом вычислительном ядре процессора последовательно выполняются операции умножения m i ( g 1 ) + 1 C = | m i ( g 1 ) + 1 A m i ( g 1 ) + 1 B | p i ( g 1 ) + 1
    Figure 00000042
    по модулям pi·(g-1)+1, i=0,1,…,w1-1, q-разрядных двоичных представлений всех w1 загруженных в него знакопозиций m i ( g 1 ) + 1 A
    Figure 00000043
    и m i ( g 1 ) + 1 B
    Figure 00000044
    , i=0,1,…,w1-1 модулярных мантисс M ˜ A = m 1 A , m 2 A , , m n A
    Figure 00000028
    и M ˜ B = m 1 B , m 2 B , , m n B
    Figure 00000029
    чисел A и B соответственно, путем нахождения значений | m i ( g 1 ) + 1 A m i ( g 1 ) + 1 B | p i ( g 1 ) + 1 = m i ( g 1 ) + 1 A m i ( g 1 ) + 1 B m i ( g 1 ) + 1 A m i ( g 1 ) + 1 B p i ( g 1 ) + 1 p i ( g 1 ) + 1
    Figure 00000045
    , i=0,1,…,w1-1, где m i ( g 1 ) + 1 A m i ( g 1 ) + 1 B p i ( g 1 ) + 1
    Figure 00000046
    - наибольшее целое, не превышающее m i ( g 1 ) + 1 A m i ( g 1 ) + 1 B p i ( g 1 ) + 1
    Figure 00000047
    ; все операции являются целочисленными и выполняются в позиционной двоичной системе счисления;
    параллельно с этим, во втором вычислительном ядре процессора последовательно выполняются операции умножения m i ( g 1 ) + 2 C = | m i ( g 1 ) + 2 A m i ( g 1 ) + 2 B | p i ( g 1 ) + 2
    Figure 00000048
    по модулям pi·(g-1)+2, i=0,1,…,w2-1, q-разрядных двоичных представлений всех w2 загруженных в него знакопозиций m i ( g 1 ) + 2 A
    Figure 00000049
    и m i ( g 1 ) + 2 B
    Figure 00000050
    , i=0,1,…,w2-1 модулярных мантисс M ˜ A
    Figure 00000010
    и M ˜ B
    Figure 00000012
    чисел А и В соответственно; все операции являются целочисленными и выполняются в позиционной двоичной системе счисления;
    и т.д.,
    параллельно с этим, в (g-1)-м вычислительном ядре процессора последовательно выполняются операции умножения m ( i + 1 ) ( g 1 ) C = | m ( i + 1 ) ( g 1 ) A m ( i + 1 ) ( g 1 ) B | p ( i + 1 ) ( g 1 )
    Figure 00000051
    по модулям р(i+1)·(g-1), i=0,1,…, wg-1-1, q-разрядных двоичных представлений всех w2 загруженных в него знакопозиций m ( i + 1 ) ( g 1 ) A  и   m ( i + 1 ) ( g 1 ) B
    Figure 00000052
    , i=0,1,…,wg-1-1 модулярных мантисс M ˜ A
    Figure 00000010
    и M ˜ B
    Figure 00000012
    чисел А и B соответственно; все операции являются целочисленными и выполняются в позиционной двоичной системе счисления;
    параллельно с этим, в g-м вычислительном ядре процессора выполняется сложение двоичных порядков λA и λB, а так же сложение по модулю два sC=|sA+sB|2 знаков sA и sB чисел A и В соответственно;
    в результате выполнения данных операций получается произведение C= [ m 1 C , m 2 C , m n C , λ C , s C ]
    Figure 00000053
    чисел A= [ m 1 A , m 2 A , m n A , λ A , s A ]
    Figure 00000008
    и B= [ m 1 B , m 2 B , m n B , λ B , s B ]
    Figure 00000009
    , представленное в модулярно-позиционном формате с плавающей точкой.
RU2012132328/08A 2012-07-27 2012-07-27 Способ организации выполнения операции умножения двух чисел в модулярно-позиционном формате представления с плавающей точкой на универсальных многоядерных процессорах RU2509345C1 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2012132328/08A RU2509345C1 (ru) 2012-07-27 2012-07-27 Способ организации выполнения операции умножения двух чисел в модулярно-позиционном формате представления с плавающей точкой на универсальных многоядерных процессорах

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2012132328/08A RU2509345C1 (ru) 2012-07-27 2012-07-27 Способ организации выполнения операции умножения двух чисел в модулярно-позиционном формате представления с плавающей точкой на универсальных многоядерных процессорах

Publications (2)

Publication Number Publication Date
RU2012132328A true RU2012132328A (ru) 2014-02-10
RU2509345C1 RU2509345C1 (ru) 2014-03-10

Family

ID=50031752

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012132328/08A RU2509345C1 (ru) 2012-07-27 2012-07-27 Способ организации выполнения операции умножения двух чисел в модулярно-позиционном формате представления с плавающей точкой на универсальных многоядерных процессорах

Country Status (1)

Country Link
RU (1) RU2509345C1 (ru)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2652460C1 (ru) * 2017-06-23 2018-04-26 Федеральное государственное бюджетное образовательное учреждение высшего образования "Вятский государственный университет" Способ организации выполнения операции умножения двух чисел в модулярно-индексном формате представления с плавающей точкой на универсальных многоядерных процессорах
RU2666285C1 (ru) * 2017-10-06 2018-09-06 Федеральное государственное бюджетное образовательное учреждение высшего образования "Вятский государственный университет" (ВятГУ) Способ организации выполнения операции умножения двух чисел в модулярно-логарифмическом формате представления с плавающей точкой на гибридных многоядерных процессорах

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU1280624A1 (ru) * 1985-07-01 1986-12-30 Предприятие П/Я А-7638 Устройство дл умножени чисел с плавающей зап той
SU1352483A1 (ru) * 1986-05-26 1987-11-15 Научно-исследовательский институт прикладных физических проблем им.А.Н.Севченко Устройство дл умножени чисел в модул рной системе счислени
RU2006919C1 (ru) * 1991-08-01 1994-01-30 Государственный научно-исследовательский институт точного электронного приборостроения Устройство для умножения s-ичных цифр в позиционно-остаточной системе счисления
US6763365B2 (en) * 2000-12-19 2004-07-13 International Business Machines Corporation Hardware implementation for modular multiplication using a plurality of almost entirely identical processor elements
JP4279626B2 (ja) * 2003-07-31 2009-06-17 株式会社アドバンテスト 剰余系演算システム、スケーリング演算器、スケーリング演算方法、及びそのプログラムと記録媒体
US20110231465A1 (en) * 2010-03-09 2011-09-22 Phatak Dhananjay S Residue Number Systems Methods and Apparatuses

Also Published As

Publication number Publication date
RU2509345C1 (ru) 2014-03-10

Similar Documents

Publication Publication Date Title
US11868864B2 (en) Implementing neural networks in fixed point arithmetic computing systems
US8812575B2 (en) Decimal floating-point square-root unit using Newton-Raphson iterations
CN112506935B (zh) 数据处理方法、装置、电子设备、存储介质及程序产品
GB2586559A (en) Enhanced low precision binary floating-point formatting
RU2012132328A (ru) Способ организации выполнения операции умножения двух чисел в модулярно-позиционном формате представления с плавающей точкой на универсальных многоядерных процессорах
EP3200068B1 (en) Parallel computing method and terminal
US20150269121A1 (en) Arithmetic operation in a data processing system
CN112558918B (zh) 用于神经网络的乘加运算方法和装置
US7747669B2 (en) Rounding of binary integers
Sasidharan et al. VHDL Implementation of IEEE 754 floating point unit
CN111538474B (zh) 一种Posit浮点数的除法和开方运算处理器及运算处理系统
RU2666285C1 (ru) Способ организации выполнения операции умножения двух чисел в модулярно-логарифмическом формате представления с плавающей точкой на гибридных многоядерных процессорах
RU2510072C1 (ru) Устройство деления и извлечения квадратного корня
RU2652460C1 (ru) Способ организации выполнения операции умножения двух чисел в модулярно-индексном формате представления с плавающей точкой на универсальных многоядерных процессорах
CN106168941A (zh) 一种支持复数乘法的fft蝶形运算硬件实现电路
EP4216051A2 (en) Computing method and apparatus, chip, electronic device, and storage medium
Ravi et al. Analysis and study of different multipliers to design floating point MAC units for digital signal processing applications
CN102750663A (zh) 一种基于gpu的地理信息数据处理的方法、设备和系统
CN114217764A (zh) 一种基于国产异构众核平台的高精度浮点数模拟方法
EP2884403A1 (en) Apparatus and method for calculating exponentiation operations and root extraction
CN117649669A (zh) 一种算式计算方法、装置、设备和存储介质
Jiménez et al. On the computer generation of the Erlang and negative binomial distributions with shape parameter equal to two
CN115951858A (zh) 数据处理器、数据处理方法和电子设备
CN115965047A (zh) 数据处理器、数据处理方法和电子设备
CN116151188A (zh) 一种格式转换方法、装置、电子设备及存储介质