RU2012126120A - Система и способ декодирования, выполняемый для кодирования блоков элементов текстуры - Google Patents

Система и способ декодирования, выполняемый для кодирования блоков элементов текстуры Download PDF

Info

Publication number
RU2012126120A
RU2012126120A RU2012126120/08A RU2012126120A RU2012126120A RU 2012126120 A RU2012126120 A RU 2012126120A RU 2012126120/08 A RU2012126120/08 A RU 2012126120/08A RU 2012126120 A RU2012126120 A RU 2012126120A RU 2012126120 A RU2012126120 A RU 2012126120A
Authority
RU
Russia
Prior art keywords
adder
output
operator
texel
multiplexer
Prior art date
Application number
RU2012126120/08A
Other languages
English (en)
Other versions
RU2510939C2 (ru
Inventor
Якоб СТРЕМ
Original Assignee
Телефонактиеболагет Л М Эрикссон (Пабл)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Телефонактиеболагет Л М Эрикссон (Пабл) filed Critical Телефонактиеболагет Л М Эрикссон (Пабл)
Publication of RU2012126120A publication Critical patent/RU2012126120A/ru
Application granted granted Critical
Publication of RU2510939C2 publication Critical patent/RU2510939C2/ru

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T15/00—3D [Three Dimensional] image rendering
    • G06T15/04—Texture mapping
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/14—Coding unit complexity, e.g. amount of activity or edge presence estimation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T9/00—Image coding
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/127—Prioritisation of hardware or computational resources
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/182—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a pixel
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/42—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation
    • H04N19/436—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by implementation details or hardware specially adapted for video compression or decompression, e.g. dedicated software implementation using parallelised computational arrangements
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/44—Decoders specially adapted therefor, e.g. video decoders which are asymmetric with respect to the encoder
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2200/00—Indexing scheme for image data processing or generation, in general
    • G06T2200/16—Indexing scheme for image data processing or generation, in general involving adaptation to the client's capabilities
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T2210/00—Indexing scheme for image generation or computer graphics
    • G06T2210/08—Bandwidth reduction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/156—Availability of hardware or computational resources, e.g. encoding based on power-saving criteria
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/167—Position within a video image, e.g. region of interest [ROI]

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Graphics (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)
  • Image Generation (AREA)
  • Compression, Expansion, Code Conversion, And Decoders (AREA)

Abstract

1. Система (1) декодирования для формирования декодированного пиксела на основе, по меньшей мере, одного кодированного текселного блока (40), причем упомянутая система (1) декодирования содержит:-различных декодеров (100, 200, 300, 400), каждый из которых имеет схему, имеющую уровень сложности, который отличается от уровня сложности схемы другихдекодеров, и выполнен с возможностью декодировать кодированный текселный блок (40), чтобы формировать, по меньшей мере, одно соответствующее текселное значение;- модуль (500) выбора значений, соединенный с упомянутымидекодеров (100, 200, 300, 400) и выполненный с возможностью избирательно выводить, по меньшей мере,текселных значений, по меньшей мере, из одного из упомянутыхдекодеров (100, 200, 300, 400) на основе позиций, по меньшей мере,текселов (30-36), ассоциированных с упомянутыми, по меньшей мере,текселных значений относительно границы текселного блока (10), содержащего, по меньшей мере, один из упомянутых, по меньшей мере,текселов (30-36); и- модуль (600) вычисления пикселов, выполненный с возможностью вычислять декодированное пикселное значение упомянутого декодированного пиксела на основе упомянутых, по меньшей мере,текселных значений, избирательно выводимых посредством упомянутого модуля (500) выбора значений.2. Система декодирования по п.1, в которой упомянутый модуль (500) выбора значений выполнен с возможностью избирательно выводитьтекселных значений из первого декодера (100) из упомянутыхдекодеров (100, 200, 300, 400), еслитекселов (30-36), ассоциированных с упомянутымитекселных значений, размещаются внутри упомянутой границы текселного блока (10).3. Система декодирования по п.1, в которой упомянутый модуль (500) выб

Claims (17)

1. Система (1) декодирования для формирования декодированного пиксела на основе, по меньшей мере, одного кодированного текселного блока (40), причем упомянутая система (1) декодирования содержит:
- N
Figure 00000001
 различных декодеров (100, 200, 300, 400), каждый из которых имеет схему, имеющую уровень сложности, который отличается от уровня сложности схемы других N − 1
Figure 00000002
 декодеров, и выполнен с возможностью декодировать кодированный текселный блок (40), чтобы формировать, по меньшей мере, одно соответствующее текселное значение;
- модуль (500) выбора значений, соединенный с упомянутыми N
Figure 00000003
 декодеров (100, 200, 300, 400) и выполненный с возможностью избирательно выводить, по меньшей мере, N
Figure 00000004
 текселных значений, по меньшей мере, из одного из упомянутых N
Figure 00000003
 декодеров (100, 200, 300, 400) на основе позиций, по меньшей мере, N
Figure 00000003
 текселов (30-36), ассоциированных с упомянутыми, по меньшей мере, N
Figure 00000003
 текселных значений относительно границы текселного блока (10), содержащего, по меньшей мере, один из упомянутых, по меньшей мере, N
Figure 00000003
 текселов (30-36); и
- модуль (600) вычисления пикселов, выполненный с возможностью вычислять декодированное пикселное значение упомянутого декодированного пиксела на основе упомянутых, по меньшей мере, N
Figure 00000003
 текселных значений, избирательно выводимых посредством упомянутого модуля (500) выбора значений.
2. Система декодирования по п.1, в которой упомянутый модуль (500) выбора значений выполнен с возможностью избирательно выводить N
Figure 00000003
 текселных значений из первого декодера (100) из упомянутых N
Figure 00000003
 декодеров (100, 200, 300, 400), если N
Figure 00000003
 текселов (30-36), ассоциированных с упомянутыми N
Figure 00000003
 текселных значений, размещаются внутри упомянутой границы текселного блока (10).
3. Система декодирования по п.1, в которой упомянутый модуль (500) выбора значений выполнен с возможностью избирательно выводить половину из N
Figure 00000003
 текселных значений из первого декодера (100) из упомянутых N
Figure 00000003
 декодеров (100, 200, 300, 400) и оставшуюся половину из упомянутых N
Figure 00000003
 текселных значений из второго декодера (200) из упомянутых N
Figure 00000003
 декодеров (100, 200, 300, 400), если половина из N
Figure 00000003
 текселов (30-36), ассоциированных с упомянутыми N
Figure 00000003
 текселных значений, размещаются внутри упомянутой границы упомянутого текселного блока (10), и половина из упомянутых N
Figure 00000003
 текселов (30-36) являются позициями внутри границы соседнего текселного блока (12, 14).
4. Система декодирования по п.1, в которой N
Figure 00000003
 равно четырем, и упомянутый модуль (500) выбора значений выполнен с возможностью избирательно выводить первое текселное значение из упомянутых четырех текселных значений из первого декодера (100) из упомянутых четырех декодеров (100, 200, 300, 400), второе текселное значение из упомянутых четырех текселных значений из второго декодера (200) из упомянутых четырех декодеров (100, 200, 300, 400), третье текселное значение из упомянутых четырех текселных значений из третьего декодера (300) из упомянутых четырех декодеров (100, 200, 300, 400) и четвертое текселное значение из упомянутых четырех текселных значений из четвертого декодера (400) из упомянутых четырех декодеров (100, 200, 300, 400), если один из упомянутых четырех текселов (30-36) размещается внутри упомянутой границы упомянутого текселного блока (10), и каждый из оставшихся трех текселов размещается внутри границы соответствующего соседнего текселного блока (12, 14, 16).
5. Система декодирования по п.1, в которой N
Figure 00000003
 равно четырем, и
- первый декодер (100) из упомянутых четырех декодеров (100, 200, 300, 400) имеет первую схему и выполнен с возможностью декодировать кодированный текселный блок (40), чтобы формировать четыре текселных значения;
- второй декодер (200) из упомянутых четырех декодеров (100, 200, 300, 400) имеет вторую схему и выполнен с возможностью декодировать кодированный текселный блок (40), чтобы формировать два текселных значения;
- третий декодер (300) из упомянутых четырех декодеров (100, 200, 300, 400) имеет третью схему и выполнен с возможностью декодировать кодированный текселный блок (40), чтобы формировать одно текселное значение; и
- четвертый декодер (400) из упомянутых четырех декодеров (100, 200, 300, 400) имеет четвертую схему и выполнен с возможностью декодировать кодированный текселный блок (40), чтобы формировать одно текселное значение.
6. Система декодирования по п.1, в которой упомянутый кодированный текселный блок (40) содержит первое цветовое кодовое слово (41, 44, 47), второе цветовое кодовое слово (42, 45, 48) и третье цветовое кодовое слово (43, 46, 49).
7. Система декодирования по п.6, в которой упомянутый четвертый декодер (400) содержит, по меньшей мере, одну ветвь, чтобы выводить упомянутое первое цветовое кодовое слово (41, 44, 47).
8. Система декодирования по п.6, в которой упомянутый третий декодер (300) содержит:
- оператор (310) сдвига влево, выполненный с возможностью сдвигать битовую последовательность, соответствующую упомянутому второму цветовому кодовому слову (42, 45, 48), на одну позицию бита влево, чтобы формировать сдвинутую влево битовую последовательность;
- первый сумматор (320), имеющий вход переноса, заданный равным единице, и соединенный с упомянутым оператором (310) сдвига влево и выполненный с возможностью суммировать упомянутое второе цветовое кодовое слово (42, 45, 48) и упомянутую сдвинутую влево битовую последовательность;
- второй сумматор (322), имеющий вход переноса, заданный равным единице, и соединенный с упомянутым первым сумматором (320) и выполненный с возможностью суммировать вывод упомянутого первого сумматора (320) и упомянутого первого цветового кодового слова (41, 44, 47); и
- оператор (330) сдвига вправо, соединенный с упомянутым вторым сумматором (322) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого второго сумматора (322), на две позиции бита вправо, чтобы формировать сдвинутую вправо последовательность.
9. Система декодирования по п.6, в которой упомянутый второй декодер (200) содержит:
- первый мультиплексор (250), выполненный с возможностью выводить одно из упомянутого второго цветового кодового слова (42, 45, 48) и упомянутого третьего цветового кодового слова (43, 46, 49) на основе того, размещается половина из четырех текселов (30-36) в строке или столбце внутри упомянутой границы упомянутого текселного блока (10);
- оператор (240) отрицания, выполненный с возможностью отрицать упомянутое первое цветовое кодовое слово (41, 44, 47);
- первый сумматор (220), соединенный с упомянутым первым мультиплексором (250) и упомянутым оператором (240) отрицания и выполненный с возможностью суммировать вывод упомянутого первого мультиплексора (250) и упомянутого первого цветового кодового слова с отрицанием;
- оператор (210) сдвига влево, соединенный с упомянутым первым сумматором (220) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого первого сумматора (220), на одну позицию бита влево, чтобы формировать сдвинутую влево битовую последовательность;
- второй мультиплексор (252), выполненный с возможностью выводить одну из координаты строки и координаты столбца тексела (32, 24) на основе того, размещается упомянутая половина из четырех текселов (30-36) в строке или столбце внутри упомянутой границы упомянутого текселного блока (10);
- третий мультиплексор (254), соединенный с упомянутым оператором (210) сдвига влево и упомянутым первым сумматором (220) и выполненный с возможностью выводить одно из упомянутого вывода упомянутого первого сумматора (220) и упомянутой сдвинутой влево битовой последовательности на основе старшего бита вывода упомянутого второго мультиплексора (252);
- оператор (260) "ИЛИ", соединенный с упомянутым вторым мультиплексором (252) и выполненный с возможностью принимать упомянутый старший бит упомянутого вывода упомянутого второго мультиплексора (252) и младший бит упомянутого вывода упомянутого второго мультиплексора;
- оператор (270) "И", соединенный с упомянутым третьим мультиплексором (254) и упомянутым оператором (260) "ИЛИ" и выполненный с возможностью принимать вывод упомянутого третьего мультиплексора (254) и вывод упомянутого оператора (260) "ИЛИ";
- второй сумматор (222), соединенный с упомянутым оператором (270) "И" и выполненный с возможностью суммировать вывод упомянутого оператора (270) "И" и битовой последовательности, имеющей 10bin в качестве двух младших битов, которым предшествует упомянутое первое цветовое кодовое слово (41, 44, 47);
- третий сумматор (224), соединенный с упомянутым первым сумматором (220) и упомянутым вторым сумматором (222) и выполненный с возможностью суммировать упомянутый вывод упомянутого первого сумматора (220) и вывод упомянутого второго сумматора (222);
- первый оператор (230) сдвига вправо, соединенный с упомянутым третьим сумматором (224) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого третьего сумматора (224), на две позиции бита вправо, чтобы формировать первую сдвинутую вправо последовательность;
- второй оператор (232) сдвига вправо, соединенный с упомянутым вторым сумматором (222) и выполненный с возможностью сдвигать битовую последовательность, соответствующую упомянутому выводу упомянутого второго сумматора (222), на две позиции бита вправо, чтобы формировать вторую сдвинутую вправо последовательность.
10. Система декодирования по п.6, в которой упомянутый второй декодер (200) содержит:
- первый мультиплексор (250), выполненный с возможностью выводить одно из упомянутого второго цветового кодового слова (42, 45, 48) и упомянутого третьего цветового кодового слова (43, 46, 49) на основе того, размещается половина из четырех текселов (30-36) в строке или столбце внутри упомянутой границы упомянутого текселного блока (10);
- оператор "НЕ", выполненный с возможностью отрицать упомянутое первое цветовое кодовое слово (41, 44, 47);
- первый сумматор (220), имеющий перенос, заданный равным единице, соединенный с упомянутым первым мультиплексором (250) и упомянутым оператором "НЕ" и выполненный с возможностью суммировать вывод упомянутого первого мультиплексора (250) и упомянутого первого цветового кодового слова с отрицанием;
- оператор (210) сдвига влево, соединенный с упомянутым первым сумматором (220) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого первого сумматора (220), на одну позицию бита влево, чтобы формировать сдвинутую влево битовую последовательность;
- второй мультиплексор (252), выполненный с возможностью выводить одну из координаты строки и координаты столбца тексела (32, 24) на основе того, размещается упомянутая половина из четырех текселов (30-36) в строке или столбце внутри упомянутой границы упомянутого текселного блока (10);
- третий мультиплексор (254), соединенный с упомянутым оператором (210) сдвига влево и упомянутым первым сумматором (220) и выполненный с возможностью выводить одно из упомянутого вывода упомянутого первого сумматора (220) и упомянутой сдвинутой влево битовой последовательности на основе старшего бита вывода упомянутого второго мультиплексора (252);
- оператор (260) "ИЛИ", соединенный с упомянутым вторым мультиплексором (252) и выполненный с возможностью принимать упомянутый старший бит упомянутого вывода упомянутого второго мультиплексора (252) и младший бит упомянутого вывода упомянутого второго мультиплексора;
- оператор (270) "И", соединенный с упомянутым третьим мультиплексором (254) и упомянутым оператором (260) "ИЛИ" и выполненный с возможностью принимать вывод упомянутого третьего мультиплексора (254) и вывод упомянутого оператора (260) "ИЛИ";
- второй сумматор (222), соединенный с упомянутым оператором (270) "И" и выполненный с возможностью суммировать вывод упомянутого оператора (270) "И" и битовой последовательности, имеющей 10bin в качестве двух младших битов, которым предшествует упомянутое первое цветовое кодовое слово (41, 44, 47);
- третий сумматор (224), соединенный с упомянутым первым сумматором (220) и упомянутым вторым сумматором (222) и выполненный с возможностью суммировать упомянутый вывод упомянутого первого сумматора (220) и вывод упомянутого второго сумматора (222);
- первый оператор (230) сдвига вправо, соединенный с упомянутым третьим сумматором (224) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого третьего сумматора (224), на две позиции бита вправо, чтобы формировать первую сдвинутую вправо последовательность;
- второй оператор (232) сдвига вправо, соединенный с упомянутым вторым сумматором (222) и выполненный с возможностью сдвигать битовую последовательность, соответствующую упомянутому выводу упомянутого второго сумматора (222), на две позиции бита вправо, чтобы формировать вторую сдвинутую вправо последовательность.
11. Система декодирования по п.6, в которой упомянутый первый декодер (100) содержит:
- оператор (140) отрицания, выполненный с возможностью отрицать упомянутое первое цветовое кодовое слово (41, 44, 47);
- первый сумматор (120), соединенный с упомянутым оператором (140) отрицания и выполненный с возможностью суммировать упомянутое второе цветовое кодовое слово (42, 45, 48) и упомянутое первое цветовое кодовое слово с отрицанием;
- второй сумматор (122), соединенный с упомянутым оператором (140) отрицания и выполненный с возможностью суммировать упомянутое третье цветовое кодовое слово (43, 46, 49) и упомянутое первое цветовое кодовое слово с отрицанием;
- первый оператор (110) сдвига влево, соединенный с упомянутым первым сумматором (120) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого первого сумматора (120), на одну позицию бита влево, чтобы формировать первую сдвинутую влево битовую последовательность;
- второй оператор (112) сдвига влево, соединенный с упомянутым вторым сумматором (122) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого второго сумматора (122), на одну позицию бита влево, чтобы формировать вторую сдвинутую влево битовую последовательность;
- первый мультиплексор (150), соединенный с упомянутым первым сумматором (120) и упомянутым первым оператором (110) сдвига влево и выполненный с возможностью выводить одно из упомянутого вывода упомянутого первого сумматора (120) и упомянутой первой сдвинутой влево битовой последовательности на основе старшего бита координаты столбца тексела (30);
- второй мультиплексор (152), соединенный с упомянутым вторым сумматором (122) и упомянутым вторым оператором (112) сдвига влево и выполненный с возможностью выводить одно из упомянутого вывода упомянутого второго сумматора (122) и упомянутой второй сдвинутой влево битовой последовательности на основе старшего бита координаты строки упомянутого тексела (30);
- первый оператор (160) "ИЛИ", выполненный с возможностью принимать упомянутый старший бит упомянутой координаты столбца и упомянутый младший бит упомянутой координаты столбца;
- второй оператор (162) "ИЛИ", выполненный с возможностью принимать упомянутый старший бит упомянутой координаты строки и упомянутый младший бит упомянутой координаты строки;
- первый оператор (170) "И", соединенный с упомянутым первым мультиплексором (150) и упомянутым первым оператором (160) "ИЛИ" и выполненный с возможностью принимать вывод упомянутого первого мультиплексора (150) и вывод упомянутого первого оператора (160) "ИЛИ";
- второй оператор (172) "И", соединенный с упомянутым вторым мультиплексором (152) и упомянутым вторым оператором (162) "ИЛИ" и выполненный с возможностью принимать вывод упомянутого второго мультиплексора (152) и вывод упомянутого второго оператора (162) "ИЛИ";
- третий сумматор (124), соединенный с упомянутым первым оператором (170) "И" и выполненный с возможностью суммировать вывод упомянутого первого оператора (170) "И" и битовой последовательности, имеющей 10bin в качестве двух младших битов, которым предшествует упомянутое первое цветовое кодовое слово (41, 44, 47);
- четвертый сумматор (126), соединенный с упомянутым первым сумматором (120) и упомянутым третьим сумматором (124) и выполненный с возможностью суммировать упомянутый вывод упомянутого первого сумматора (120) и вывод упомянутого третьего сумматора (124);
- пятый сумматор (128), соединенный с упомянутым вторым сумматором (122) и упомянутым вторым оператором (172) "И" и выполненный с возможностью суммировать упомянутый вывод упомянутого второго сумматора (122) и вывод упомянутого второго оператора (172) "И";
- шестой сумматор (121), соединенный с упомянутым третьим сумматором (124) и упомянутым вторым оператором (172) "И" и выполненный с возможностью суммировать упомянутый вывод упомянутого третьего сумматора (124) и упомянутый вывод упомянутого второго оператора (172) "И";
- седьмой сумматор (123), соединенный с упомянутым четвертым сумматором (126) и упомянутым вторым оператором (172) "И" и выполненный с возможностью суммировать упомянутый вывод упомянутого четвертого сумматора (126) и упомянутый вывод упомянутого второго оператора (172) "И";
- восьмой сумматор (125), соединенный с упомянутым третьим сумматором (124) и упомянутым пятым сумматором (128) и выполненный с возможностью суммировать упомянутый вывод упомянутого третьего сумматора (124) и вывод упомянутого пятого сумматора (128);
- девятый сумматор (127), соединенный с упомянутым четвертым сумматором (126) и упомянутым пятым сумматором (128) и выполненный с возможностью суммировать упомянутый вывод упомянутого четвертого сумматора (126) и упомянутый вывод упомянутого пятого сумматора (128);
- первый оператор (130) сдвига вправо, соединенный с упомянутым шестым сумматором (121) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого шестого сумматора (121), на две позиции бита вправо, чтобы формировать первую сдвинутую вправо последовательность;
- второй оператор (132) сдвига вправо, соединенный с упомянутым седьмым сумматором (123) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого седьмого сумматора (123), на две позиции бита вправо, чтобы формировать вторую сдвинутую вправо последовательность;
- третий оператор (134) сдвига вправо, соединенный с упомянутым восьмым сумматором (125) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого восьмого сумматора (125), на две позиции бита вправо, чтобы формировать третью сдвинутую вправо последовательность; и
- четвертый оператор (136) сдвига вправо, соединенный с упомянутым девятым сумматором (127) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого девятого сумматора (127), на две позиции бита вправо, чтобы формировать четвертую сдвинутую вправо последовательность.
12. Система декодирования по п.6, в которой упомянутый первый декодер (100) содержит:
- оператор "НЕ", выполненный с возможностью отрицать упомянутое первое цветовое кодовое слово (41, 44, 47);
- первый сумматор (120), имеющий вход переноса, заданный равным единице, соединенный с упомянутым оператором "НЕ" и выполненный с возможностью суммировать упомянутое второе цветовое кодовое слово (42, 45, 48) и упомянутое первое цветовое кодовое слово с отрицанием;
- второй сумматор (122), имеющий вход переноса, заданный равным единице, соединенный с упомянутым оператором "НЕ" и выполненный с возможностью суммировать упомянутое третье цветовое кодовое слово (43, 46, 49) и упомянутое первое цветовое кодовое слово с отрицанием;
- первый оператор (110) сдвига влево, соединенный с упомянутым первым сумматором (120) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого первого сумматора (120), на одну позицию бита влево, чтобы формировать первую сдвинутую влево битовую последовательность;
- второй оператор (112) сдвига влево, соединенный с упомянутым вторым сумматором (122) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого второго сумматора (122), на одну позицию бита влево, чтобы формировать вторую сдвинутую влево битовую последовательность;
- первый мультиплексор (150), соединенный с упомянутым первым сумматором (120) и упомянутым первым оператором (110) сдвига влево и выполненный с возможностью выводить одно из упомянутого вывода упомянутого первого сумматора (120) и упомянутой первой сдвинутой влево битовой последовательности на основе старшего бита координаты столбца тексела (30);
- второй мультиплексор (152), соединенный с упомянутым вторым сумматором (122) и упомянутым вторым оператором (112) сдвига влево и выполненный с возможностью выводить одно из упомянутого вывода упомянутого второго сумматора (122) и упомянутой второй сдвинутой влево битовой последовательности на основе старшего бита координаты строки упомянутого тексела (30);
- первый оператор (160) "ИЛИ", выполненный с возможностью принимать упомянутый старший бит упомянутой координаты столбца и упомянутый младший бит упомянутой координаты столбца;
- второй оператор (162) "ИЛИ", выполненный с возможностью принимать упомянутый старший бит упомянутой координаты строки и упомянутый младший бит упомянутой координаты строки;
- первый оператор (170) "И", соединенный с упомянутым первым мультиплексором (150) и упомянутым первым оператором (160) "ИЛИ" и выполненный с возможностью принимать вывод упомянутого первого мультиплексора (150) и вывод упомянутого первого оператора (160) "ИЛИ";
- второй оператор (172) "И", соединенный с упомянутым вторым мультиплексором (152) и упомянутым вторым оператором (162) "ИЛИ" и выполненный с возможностью принимать вывод упомянутого второго мультиплексора (152) и вывод упомянутого второго оператора (162) "ИЛИ";
- третий сумматор (124), соединенный с упомянутым первым оператором (170) "И" и выполненный с возможностью суммировать вывод упомянутого первого оператора (170) "И" и битовой последовательности, имеющей 10bin в качестве двух младших битов, которым предшествует упомянутое первое цветовое кодовое слово (41, 44, 47);
- четвертый сумматор (126), соединенный с упомянутым первым сумматором (120) и упомянутым третьим сумматором (124) и выполненный с возможностью суммировать упомянутый вывод упомянутого первого сумматора (120) и вывод упомянутого третьего сумматора (124);
- пятый сумматор (128), соединенный с упомянутым вторым сумматором (122) и упомянутым вторым оператором (172) "И" и выполненный с возможностью суммировать упомянутый вывод упомянутого второго сумматора (122) и вывод упомянутого второго оператора (172) "И";
- шестой сумматор (121), соединенный с упомянутым третьим сумматором (124) и упомянутым вторым оператором (172) "И" и выполненный с возможностью суммировать упомянутый вывод упомянутого третьего сумматора (124) и упомянутый вывод упомянутого второго оператора (172) "И";
- седьмой сумматор (123), соединенный с упомянутым четвертым сумматором (126) и упомянутым вторым оператором (172) "И" и выполненный с возможностью суммировать упомянутый вывод упомянутого четвертого сумматора (126) и упомянутый вывод упомянутого второго оператора (172) "И";
- восьмой сумматор (125), соединенный с упомянутым третьим сумматором (124) и упомянутым пятым сумматором (128) и выполненный с возможностью суммировать упомянутый вывод упомянутого третьего сумматора (124) и вывод упомянутого пятого сумматора (128);
- девятый сумматор (127), соединенный с упомянутым четвертым сумматором (126) и упомянутым пятым сумматором (128) и выполненный с возможностью суммировать упомянутый вывод упомянутого четвертого сумматора (126) и упомянутый вывод упомянутого пятого сумматора (128);
- первый оператор (130) сдвига вправо, соединенный с упомянутым шестым сумматором (121) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого шестого сумматора (121), на две позиции бита вправо, чтобы формировать первую сдвинутую вправо последовательность;
- второй оператор (132) сдвига вправо, соединенный с упомянутым седьмым сумматором (123) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого седьмого сумматора (123), на две позиции бита вправо, чтобы формировать вторую сдвинутую вправо последовательность;
- третий оператор (134) сдвига вправо, соединенный с упомянутым восьмым сумматором (125) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого восьмого сумматора (125), на две позиции бита вправо, чтобы формировать третью сдвинутую вправо последовательность; и
- четвертый оператор (136) сдвига вправо, соединенный с упомянутым девятым сумматором (127) и выполненный с возможностью сдвигать битовую последовательность, соответствующую выводу упомянутого девятого сумматора (127), на две позиции бита вправо, чтобы формировать четвертую сдвинутую вправо последовательность.
13. Система декодирования по п.6, в которой упомянутый модуль (500) выбора значений содержит:
- первый мультиплексор (510), соединенный с упомянутым первым декодером (100) и выполненный с возможностью выводить первое текселное значение;
- второй мультиплексор (520), соединенный с упомянутым первым декодером (100) и упомянутым вторым декодером (200) и выполненный с возможностью выводить второе текселное значение;
- третий мультиплексор (530), соединенный с упомянутым первым декодером (100), упомянутым вторым декодером (200) и упомянутым третьим декодером (300) и выполненный с возможностью выводить третье текселное значение; и
- четвертый мультиплексор (540), соединенный с упомянутым первым декодером (100), упомянутым вторым декодером (200) и упомянутым четвертым декодером (400) и выполненный с возможностью выводить четвертое текселное значение.
14. Способ формирования декодированного пиксела посредством декодирования, по меньшей мере, одного кодированного текселного блока (40), причем упомянутый способ содержит этапы, на которых:
- избирательно выводят, по меньшей мере, N
Figure 00000004
 текселных значений, по меньшей мере, из одного из N
Figure 00000004
 различных декодеров (100, 200, 300, 400), каждый из которых имеет схему, имеющую уровень сложности, который отличается от уровня сложности схемы других N − 1
Figure 00000002
 декодеров, и выполнен с возможностью декодировать кодированный текселный блок (40), чтобы формировать, по меньшей мере, одно соответствующее текселное значение на основе позиций, по меньшей мере, N
Figure 00000003
 текселов (30-36), ассоциированных с упомянутыми, по меньшей мере, N
Figure 00000003
 текселных значений относительно границы текселного блока (10), содержащего, по меньшей мере, один из упомянутых, по меньшей мере, N
Figure 00000003
 текселов (30-36); и
- вычисляют декодированное пикселное значение упомянутого декодированного пиксела на основе упомянутых, по меньшей мере, N
Figure 00000003
 текселных значений.
15. Способ по п.14, в котором упомянутый избирательный вывод содержит этап, на котором избирательно выводят N
Figure 00000003
 текселных значений из первого декодера (100) из упомянутых N
Figure 00000003
 декодеров (100, 200, 300, 400), если N
Figure 00000003
 текселов (30-36), ассоциированных с упомянутыми N
Figure 00000003
 текселных значений, размещаются внутри упомянутой границы текселного блока (10).
16. Способ по п.14, в котором упомянутый избирательный вывод содержит этап, на котором избирательно выводят половину из N
Figure 00000003
 текселных значений из первого декодера (100) из упомянутых N
Figure 00000003
 декодеров (100, 200, 300, 400) и оставшуюся половину из упомянутых N
Figure 00000003
 текселных значений из второго декодера (200) из упомянутых N
Figure 00000003
 декодеров (100, 200, 300, 400), если половина из N
Figure 00000003
 текселов (30-36), ассоциированных с упомянутыми N
Figure 00000003
 текселных значений, размещаются внутри упомянутой границы упомянутого текселного блока (10), и половина из упомянутых N
Figure 00000003
 текселов (30-36) являются позициями внутри границы соседнего текселного блока (12, 14).
17. Способ по п.14, в котором N
Figure 00000003
 равно четырем, и упомянутый избирательный вывод содержит этап, на котором избирательно выводят первое текселное значение из упомянутых четырех текселных значений из первого декодера (100) из упомянутых четырех декодеров (100, 200, 300, 400), второе текселное значение из упомянутых четырех текселных значений из второго декодера (200) из упомянутых четырех декодеров (100, 200, 300, 400), третье текселное значение из упомянутых четырех текселных значений из третьего декодера (300) из упомянутых четырех декодеров (100, 200, 300, 400) и четвертое текселное значение из упомянутых четырех текселных значений из четвертого декодера (400) из упомянутых четырех декодеров (100, 200, 300, 400), если один из упомянутых четырех текселов (30-36) размещается внутри упомянутой границы упомянутого текселного блока (10), и каждый из оставшихся трех текселов размещается внутри границы соответствующего соседнего текселного блока (12, 14, 16).
RU2012126120/08A 2009-11-24 2010-02-24 Система и способ декодирования, выполняемый для кодирования блоков элементов текстуры RU2510939C2 (ru)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US26392209P 2009-11-24 2009-11-24
US61/263,922 2009-11-24
US26631609P 2009-12-03 2009-12-03
US61/266,316 2009-12-03
PCT/SE2010/050217 WO2011065886A1 (en) 2009-11-24 2010-02-24 Decoding system and method operable on encoded texture element blocks

Publications (2)

Publication Number Publication Date
RU2012126120A true RU2012126120A (ru) 2013-12-27
RU2510939C2 RU2510939C2 (ru) 2014-04-10

Family

ID=44066774

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2012126120/08A RU2510939C2 (ru) 2009-11-24 2010-02-24 Система и способ декодирования, выполняемый для кодирования блоков элементов текстуры

Country Status (11)

Country Link
US (1) US8655063B2 (ru)
EP (1) EP2504814B1 (ru)
JP (1) JP2013512482A (ru)
KR (1) KR101709822B1 (ru)
CN (1) CN102687175B (ru)
BR (1) BR112012012273B1 (ru)
DK (1) DK2504814T3 (ru)
ES (1) ES2635540T3 (ru)
PL (1) PL2504814T3 (ru)
RU (1) RU2510939C2 (ru)
WO (1) WO2011065886A1 (ru)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013009224A1 (en) 2011-07-08 2013-01-17 Telefonaktiebolaget L M Ericsson (Publ) Multi-mode processing of texture blocks
US10148972B2 (en) * 2016-01-08 2018-12-04 Futurewei Technologies, Inc. JPEG image to compressed GPU texture transcoder
US10055810B2 (en) * 2016-03-04 2018-08-21 Samsung Electronics Co., Ltd. Cache architecture for efficiently accessing texture data using buffers
GB2584764B (en) * 2017-04-28 2021-12-29 Imagination Tech Ltd Decoder unit for texture decompression
GB2562041B (en) 2017-04-28 2020-11-25 Imagination Tech Ltd Multi-output decoder for texture decompression
US11244492B2 (en) * 2018-11-02 2022-02-08 Facebook Technologies, Llc. Parallel texture sampling

Family Cites Families (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6111582A (en) * 1996-12-20 2000-08-29 Jenkins; Barry L. System and method of image generation and encoding using primitive reprojection
US5956431A (en) 1997-10-02 1999-09-21 S3 Incorporated System and method for fixed-rate block-based image compression with inferred pixel values
JPH11341496A (ja) * 1998-05-28 1999-12-10 Matsushita Electric Ind Co Ltd 画像処理方法，画像処理装置，及びデータ記憶媒体
DE19917092A1 (de) 1999-04-15 2000-10-26 Sp3D Chip Design Gmbh Verfahren zur Rasterisierung eines Graphikgrundelements
US6968006B1 (en) * 2001-06-05 2005-11-22 At&T Corp. Method of content adaptive video decoding
SE0401852D0 (sv) * 2003-12-19 2004-07-08 Ericsson Telefon Ab L M Image processing
SE0401850D0 (sv) 2003-12-19 2004-07-08 Ericsson Telefon Ab L M Image processing
SE526226C2 (sv) * 2003-12-19 2005-08-02 Ericsson Telefon Ab L M Bildbehandling
EP2320380B1 (en) 2004-07-08 2014-11-12 Telefonaktiebolaget L M Ericsson (Publ) Multi-mode image processing
WO2006126949A1 (en) 2005-05-27 2006-11-30 Telefonaktiebolaget Lm Ericsson (Publ) Weight based image processing
WO2007084062A2 (en) 2006-01-23 2007-07-26 Telefonaktiebolaget Lm Ericsson (Publ). Image processing
WO2007116551A1 (ja) * 2006-03-30 2007-10-18 Kabushiki Kaisha Toshiba 画像符号化装置及び画像符号化方法並びに画像復号化装置及び画像復号化方法
JP5296535B2 (ja) * 2006-05-24 2013-09-25 パナソニック株式会社 画像復号装置
US7890750B2 (en) * 2006-07-06 2011-02-15 Accenture Global Services Limited Encryption and decryption on a graphics processing unit
US9967590B2 (en) * 2008-04-10 2018-05-08 Qualcomm Incorporated Rate-distortion defined interpolation for video coding based on fixed filter or adaptive filter

Also Published As

Publication number Publication date
PL2504814T3 (pl) 2017-10-31
CN102687175A (zh) 2012-09-19
EP2504814B1 (en) 2017-05-03
KR20120097515A (ko) 2012-09-04
BR112012012273B1 (pt) 2020-11-03
RU2510939C2 (ru) 2014-04-10
US20120281915A1 (en) 2012-11-08
KR101709822B1 (ko) 2017-02-23
ES2635540T3 (es) 2017-10-04
JP2013512482A (ja) 2013-04-11
CN102687175B (zh) 2015-02-04
DK2504814T3 (en) 2017-08-21
EP2504814A1 (en) 2012-10-03
WO2011065886A8 (en) 2012-07-19
WO2011065886A1 (en) 2011-06-03
BR112012012273A2 (pt) 2018-04-17
EP2504814A4 (en) 2016-04-06
US8655063B2 (en) 2014-02-18

Similar Documents

Publication Publication Date Title
RU2012126120A (ru) Система и способ декодирования, выполняемый для кодирования блоков элементов текстуры
CN102279724B (zh) 用于布斯乘法方法和系统的功率有效符号扩展
TW200943738A (en) Coder, decoder, coding method, and decoding method
CN101552607B (zh) 位极化编码方法与系统
TWI603262B (zh) 緊縮有限脈衝響應（ｆｉｒ）濾波器處理器，方法，系統及指令
US9021000B2 (en) High speed and low power circuit structure for barrel shifter
US8346831B1 (en) Systems and methods for computing mathematical functions
JP2017050592A (ja) 画像符号化装置、画像復号化装置および画像伝送装置
US8700688B2 (en) Polynomial data processing operation
EP1984810B1 (en) A booth multiplier with enhanced reduction tree circuitry
GB2540215A (en) An apparatus and method for performing division
WO2005069126A3 (en) A data processing apparatus and method for performing data processing operations on floating point data elements
JP2010050697A (ja) 画像圧縮伸張装置および画像圧縮伸張方法
CN103945226A (zh) 一种视频解码的方法及其装置
KR101395143B1 (ko) 영상처리의 정수변환 방법 및 정수변환 장치
US9134958B2 (en) Bid to BCD/DPD converters
KR100953342B1 (ko) 곱셈기의 인코더
US9985661B1 (en) Reed-Solomon erasure code decoder
CN103139555B (zh) 一种视频序列参数编码方法、解码方法、对应的装置及码流
KR101602889B1 (ko) 부스 알고리즘 인코더 및 곱셈기
RU2497179C1 (ru) Устройство декодирования совместно хранимых границ при интервальных вычислениях
JP2508864B2 (ja) ディジタル論理演算回路
KR101742765B1 (ko) 인터폴레이터 및 인터폴레이터 픽셀 생성 방법
CN106550238A (zh) 一种图像处理方法及系统
CN105900422A (zh) 基于三维调色板的图像编码方法、装置以及图像处理设备