RU2012099C1

RU2012099C1 - Method for data conversion in designing and tracing base matrix chips, base matrix chip (its options)

Info

Publication number: RU2012099C1
Authority: RU
Inventors: Анатолий Анатольевич Демин; Виктор Владимирович Маркин; Юрий Сергеевич Кузнецов; Вера Евгеньевна Шерстнева
Original assignee: Анатолий Анатольевич Демин; Виктор Владимирович Маркин; Юрий Сергеевич Кузнецов; Вера Евгеньевна Шерстнева
Priority date: 1991-09-05
Filing date: 1991-09-05
Publication date: 1994-04-30

Abstract

FIELD: microelectronics. SUBSTANCE: irregular array carrying butt-to-butt contact of base matrix chip (BMC) components of source irregular matrix is converted into rectangular array of lines over which intercircuit connections are traced in compliance with implemented circuit arrangement and then co-ordinates of tracing lines are transformed from rectangular array to source irregular matrix. Options of analog BMCs designed using this method are presented. EFFECT: facilitated procedure. 5 cl, 14 dwg

Description

Изобретение относится к микроэлектронике и предназначено для использования при проектировании и трассировке базовых матричных кристаллов (БМК) с одноуровневой системой соединительной металлизации, а также аналоговых и аналого-цифровых полупроводниковых интегральных микросхем (ИМС) на их основе при повышенных требованиях к размерам, к проценту выхода годных микросхем и их себестоимости, в частности, для радиотехнической, телевизионной и измерительной электронной аппаратуры. The invention relates to microelectronics and is intended for use in the design and tracing of base matrix crystals (BMC) with a single-level system of connecting metallization, as well as analog and analog-to-digital semiconductor integrated circuits (ICs) based on them with increased requirements for size, to the percentage of yield microcircuits and their prime cost, in particular, for radio engineering, television and measuring electronic equipment.

Известны способы преобразования информации при проектировании и трассировке базовых матричных кристаллов с одноуровневой системой соединительной металлизации, состоящие в том, что по полю базового матричного кристалла размещают базовые ячейки с зонами для трассировки линий внутрисхемных соединений внутри и между ними, в этих зонах размещают резисторы и диффузионные перемычки с
контактами к ним, причем эти контакты и контакты к активным областям элементов ячеек матрицы размещают в узлах равномерной сетки, при этом трассировку линий соединительной металлизации осуществляют по линиям этой сетки.Known methods for converting information when designing and tracing basic matrix crystals with a single-level system of connecting metallization, consisting in the fact that base cells with zones for tracing lines of in-circuit connections inside and between them are placed along the field of the base matrix crystal, resistors and diffusion jumpers are placed in these zones with
contacts to them, and these contacts and contacts to the active regions of the elements of the matrix cells are placed in nodes of a uniform grid, while the tracing of the lines of connecting metallization is carried out along the lines of this grid.

Известны БМК, преобразование информации при проектировании и трассировке которых осуществляется этим способом (см. статьи: В. Bray, P. Irisson "A new gridded bipolar linear semicustom array family with CAD support"//J. of Semicustom ICs; 1986, v. 3, N 4, p. p. 13-20; H. L. Van Eeden : An Uncommited Linear Array Designed for Implementation on a Cate Array Workstation"//J. of Semicustom ICs; 1986, v. 4, N 1, p. p. 18-24). BMCs are known whose information is converted during design and tracing by this method (see articles: B. Bray, P. Irisson "A new gridded bipolar linear semicustom array family with CAD support" // J. Of Semicustom ICs; 1986, v. 3, N 4, pp 13-20; HL Van Eeden: An Uncommited Linear Array Designed for Implementation on a Cate Array Workstation "// J. Of Semicustom ICs; 1986, v. 4, N 1, pp 18-24).

Недостатками этого способа и БМК, спроектированных на его основе, является малая плотность компоновки элементов БМК и, как следствие, большие площади кристалла, большая себестоимость и низкий процент выхода годных ИМС; низкие функциональные возможности БМК вследствие однотипности используемых компонентов: большая длина шин межсоединений; неоптимальные электрические параметры транзисторов и других элементов, размеры активных областей у которых определяются не столько возможностями технологического процесса, сколько шагом сетки. The disadvantages of this method and BMK, designed on its basis, is the low density of the layout of the elements of the BMK and, as a result, large crystal areas, high cost and low percentage of suitable IC; low functionality of BMK due to the uniformity of the components used: a large length of bus interconnects; suboptimal electrical parameters of transistors and other elements, the dimensions of the active regions of which are determined not so much by the capabilities of the technological process as by the grid spacing.

Из известных способов и соответствующих БМК наиболее близким по технической сущности и принятым в качестве прототипа является БМК, спроектированный способом преобразования информации по прямоугольной сетке и описанный в статье Н. L. Van Eeden "An Uncommited Linear Array Designed for Implementation on a Gate Array Workstation"//J. of Semicustom ICs; 1986, v. 4, N 1, p. p. 18-24. Of the known methods and corresponding BMCs, the closest in technical essence and accepted as a prototype is BMC, designed by the method of converting information on a rectangular grid and described in the article by N. L. Van Eeden "An Uncommited Linear Array Designed for Implementation on a Gate Array Workstation" // J. of Semicustom ICs; 1986, v. 4, N 1, p. p. 18-24.

БМК-прототип состоит из подложки, на которой сформированы элементы БМК, причем по его периферии равномерно размещены изолированные обратно смещенным p-n-переходом области квадратной формы, предназначенные для размещения металлизированных контактных площадок для выводов с кристалла, между которыми размещены элементы БМК увеличенных геометрических размеров, при этом БМК содержит повторяющиеся симметрично расположенные ячейки, состоящие из совокупности элементов БМК (резисторов, конденсаторов, p-n-p и n-p-n-транзисторов), и пассивные зоны для прокладки металлизированных трасс межсоединений, расположенные между ячейками и периферией кристалла с контактными площадками. Размеры БМК-прототипа 3,2х3,2 мм²; его элементы сгруппированы в ячейки, содержащие 206 диффузионных резисторов с общей резистивностью 340 кОм, 4 конденсатора, 116 n-p-n и 48 p-n-p всего трех типов, включая 4 n-p-n-транзистора повышенной мощности, причем общее число элементов БМК без диффузионных перемычек ("подныров") составляет 374. Плотность компоновки БМК-прототипа составляет 37 элементов на квадратный миллиметр площади. Контакты к активным областям всех элементов БМК расположены в узлах равномерной прямоугольной сетки, по которой производится трассировка внутрисхемных соединений.The BMK prototype consists of a substrate on which the BMK elements are formed, and on its periphery square-shaped areas isolated back with a displaced pn junction are evenly placed, designed to accommodate metallized contact pads for crystal leads, between which there are BMK elements of increased geometric dimensions, this BMK contains repeating symmetrically located cells, consisting of a set of elements BMK (resistors, capacitors, pnp and npn transistors), and passive zones for p rocket linings of metallized interconnect routes located between cells and the periphery of the crystal with contact pads. The dimensions of the BMK prototype are 3.2x3.2 mm ² ; its elements are grouped into cells containing 206 diffusion resistors with a total resistance of 340 kOhm, 4 capacitors, 116 npn and 48 pnp of just three types, including 4 high-power npn transistors, and the total number of BMC elements without diffusion jumpers (“dips”) is 374. The layout density of the BMK prototype is 37 elements per square millimeter of area. Contacts to the active areas of all BMC elements are located in the nodes of a uniform rectangular grid along which tracing of in-circuit connections is made.

Недостатками прототипа являются малое общее число компонентов БМК при значительной площади кристалла, низкая плотность компоновки элементов, низкий процент выхода годных ИМС и соответственно высокая себестоимость; большая длина шин межсоединений; неоптимальные параметры транзисторов и других элементов; ограниченные функциональные возможности БМК вследствие малого количества типов имеющихся в них транзисторов и других элементов. Это мешает применению БМК в радиотехнической и телевизионной аппаратуре, где необходимы элементы с различными площадями, активные элементы с низкими шумами и широким диапазоном рабочих токов, большое число резисторов разных типономиналов с большой общей резистивностью и конденсаторы. Перечисленные недостатки при одноуровневой системе металлизации являются платой за удобство трассировки шин межсоединений БМК способом преобразования информации по равномерной прямоугольной сетке, при котором оказывается невозможным расположение контактов разнотипных элементов в узлах сетки без существенного ухудшения их электрических параметров. The disadvantages of the prototype are the small total number of BMC components with a significant crystal area, low density of the layout of the elements, a low percentage of suitable IC and, accordingly, high cost; long interconnect bus length; non-optimal parameters of transistors and other elements; limited functionality of the BMK due to the small number of types of transistors and other elements available in them. This interferes with the use of BMK in radio engineering and television equipment, where elements with different areas, active elements with low noise and a wide range of operating currents, a large number of resistors of different typominals with a large common resistance and capacitors are needed. The listed drawbacks in a single-level metallization system are a payment for the convenience of BMC interconnect bus tracing by the method of converting information on a uniform rectangular grid, in which it is impossible to arrange contacts of heterogeneous elements in the grid nodes without significant deterioration of their electrical parameters.

Целью изобретения является снижение себестоимости, увеличение процента выхода годных ИМС, увеличение плотности компоновки элементов БМК и оптимизации элементов по требуемым параметрам при одновременном упрощении бесконфликтной трассировки и возможности применения автоматизированных методов, а также расширение функциональных возможностей БМК и сферы применения предлагаемого способа. The aim of the invention is to reduce the cost, increase the percentage of yield of ICs, increase the density of the layout of the BMC elements and optimize the elements according to the required parameters while simplifying conflict-free tracing and the possibility of using automated methods, as well as expanding the functionality of the BMC and the scope of the proposed method.

Цель достигается тем, что сначала создают исходную нерегулярную матрицу путем сближения элементов и узлов всех допустимых трасс металлизации на минимально допустимое технологическое расстояние, или проводят несколько отрезков линий трасс металлизации с нарушением норм на зазоры между ними, затем путем увеличения размеров нерегулярной матрицы за счет спрямления всех допустимых линий трассировки и установления между ними одинакового расстояния формируют регулярную матрицу с трансформированным по отношению к исходной изображением элементов (такая матрица называется "планшетом"), при этом узлы регулярной и нерегулярной матриц соответствуют друг другу, проводят на регулярной матрице соединение узлов в соответствии с реализуемой электрической схемой, а затем трансформируют координаты линий трассировки с регулярной матрицы на нерегулярную матрицу; при этом в базовый матричный кристалл с одноуровневой трассировкой линий внутрисхемных соединений для аналоговых ИМС по первому варианту дополнительно вводят ячейки второго, третьего и четвертого типов, первые три типа ячеек располагают симметрично относительно центральных горизонтальной и вертикальной осей кристалла последовательно вдоль горизонтальной оси, ячейки четвертого типа располагают вокруг ячеек второго типа, отделяя ячейки друг от друга, причем за контактными площадками вдоль края кристалла равномерно размещают вытянутые контакты к подложке и эпитаксиальные пинч-резисторы n-типа, причем ячейка первого типа выполняется из пяти пар согласованных n-p-n-транзисторов первого типа и одной пары согласованных p-n-p-транзисторов первого типа, расположенных вдоль вертикальной оси кристалла, ячейка второго типа выполняется из трех пар согласованных n-p-n-транзисторов первого типа и двух пар согласованных p-n-p-транзисторов первого типа, расположенных от периферии к центру кристалла вдоль вертикальной оси последовательно две пары n-p-n-, пара p-n-p, пара n-p-n и пара p-n-p-транзисторов, ячейка третьего типа выполняется из трех p-n-p-транзисторов первого типа, двух диодов, двух диффузионных перемычек и четырех n-p-n-транзисторов первого типа, расположенных соответственно в два ряда вдоль вертикальной оси ячейки, ячейка четвертого типа выполняется из диффузионных резисторов p-типа различных номиналов, объединенных в один резистивный карман n-типа с контактами к карману по краям ячейки и двух n-p-n-транзисторов первого типа, область коллектора которых конструктивно объединена с резистивным карманом, при этом между контактными площадками кристалла через каждую площадку, считая от угловой площадки вдоль короткой стороны кристалла, располагаются последовательно p-n-p-транзисторы повышенной мощности второго типа, МОП-конденсаторы, а вдоль длинной стороны кристалла располагаются последовательно по одному через площадку n-p-n-транзисторы повышенной мощности второго типа и область n-типа с различными диффузионными резисторами p-типа и контактами к этой области: в базовый матричный кристалл с одноуровневой трассировкой линий внутрисхемных соединений для аналоговых и аналого-цифровых ИМС по второму варианту дополнительно вводят ячейки второго, третьего, четвертого, пятого, шестого, седьмого и восьмого типов, а в одной его части располагают первую прямоугольную область, содержащую четыре идентичные ячейки первого типа, взаимное расположение которых симметрично относительно горизонтальной и вертикальной осей первой прямоугольной области, причем ячейки первого типа вдоль горизонтальной оси попарно разделяют двумя симметричными относительно вертикальной оси первой прямоугольной области ячейками второго типа, а под двумя нижними и над двумя верхними ячейками первого типа размещают четыре попарно симметричные относительно горизонтальной и вертикальной осей первой прямоугольной области ячейки третьего типа, причем по левую и правую внешние стороны области, занимаемой ячейками первого типа, располагают четыре попарно симметричные относительно горизонтальной и вертикальной осей первой прямоугольной области ячейки четвертого типа, а каждую пару верхних и нижних ячеек первого типа окружают ячейками пятого типа, в другой части внутренней области кристалла располагают вторую прямоугольную область, содержащую четыре идентичные ячейки шестого типа, вхаимное расположение которых симметрично относительно горизонтальной и вертикальной осей второй прямоугольной области, причем верхнюю и нижнюю пары ячеек шестого типа разделяют ячейкой седьмого типа, вытянутой вдоль горизонтальной оси, а над верхней и под нижней парами ячеек шестого типа располагают вдоль горизонтальной оси по одной ячейке седьмого и по две ячейки восьмого типа, симметричных относительно горизонтальной и вертикальной осей второй прямоугольной области, причем первая и вторая прямоугольные области отделяются от периферийной области кристалла с контактными площадками пассивной зоной p-типа для проведения трасс соединительной металлизации, в которой регулярно располагаются дитффузионные перемычки, а вдоль края кристалла за контактными площадками равномерно размещаются вытянутые контакты к подложке и пинч-резисторы n-типа, причем ячейка первого типа составляется из двух идентичных, симметрично расположенных относительно горизонтальной оси ячейки субфрагментов, содержащих каждый П-образную область, занятую цепочкой из шести n-p-n-транзисторов первого типа, во внутренней части углубления которой размещается дифференциальная пара p-n-p-транзисторов первого типа, причем параллельно горизонтальной оси между субфрагментами ячейки располагается резистивный карман n-типа с четярьмя диффузионными резисторами равного номинала p-типа и контактом к нему в центре, а также две пары диффузионных перемычек по краям кармана, ячейка второго типа составляется из расположенных вдоль горизонтальной оси трех дифференциальных пар n-p-n-транзисторов первого типа, двух конденсаторов на p-n-переходе и одного диффузионного резистора p-типа большого номинала в форме меандра, ячейка третьего типа составляется из пары n-p-n-транзисторов первого типа, трех p-n-p-транзисторов первого типа и диффузионной перемычки, расположенных в ряд вдоль горизонтальной оси, ячейка четвертого типа составляется из двух пар p-n-p-транзисторов первого типа и диффузионного резистора p-типа большого номинала в форме меандра, расположенных вдоль вертикальной оси ячейки, ячейка пятого типа составляется из двух конденсаторов на p-n-переходе, набора диффузионных резисторов p-типа различных номиналов, объединенных в два резистивных кармана n-типа с контактами к карманам, и четырех диффузионных перемычек, ячейка шестого типа составляется из двух диффузионных перемычек, резистивного кармана в виде П-образной изолированной области n-типа с резисторами p-типа различных типономиналов и контактами к нему, в которой в районе изгибов симметрично относительно горизонтальной оси располагаются два n-p-n-транзистора второго типа, коллекторы которых конструктивно объединены с изолированной областью, а внутри выемки изолированной области с резисторами размещаются две пары n-p-n-транзисторов повышенной мощности третьего типа, а над и под этими парами транзисторов непосредственно вблизи торцов изолированного кармана с резисторами симметрично относительно горизонтальной оси ячейки помещаются по одному p-n-p-транзистору первого типа, причем с другой стороны резистивного кармана располагается дифференциальная пара таких же транзисторов, ячейка седьмого типа составляется из расположенных симметрично в ряд вдоль горизонтальной оси двух пар n-p-n-транзисторов первого типа и трех пар n-p-n-транзисторов второго типа, ячейка восьмого типа составляется из расположенных в ряд вдоль горизонтальной оси резистивного кармана n-типа с диффузионными резисторами p-типа двух типономиналов, пары согласованных p-n-p-транзисторов первого типа и одной диффузионной перемычки, при этом между контактными площадками кристалла через каждую площадку, считая от угловой площадки вдоль одной короткой стороны кристалла, располагаются последовательно пары согласованных p-n-p-транзисторов повышенной мощности второго типа, а вдоль другой короткой стороны кристалла располагаются пары согласованных n-p-n-транзисторов повышенной мощности третьего типа, при этом вдоль длинных сторон кристалла между контактными площадками через каждую площадку размещаются n-p-n-транзисторы большой мощности четвертого типа, пары p-n-p-транзисторов повышенной мощности второго типа и пары, состоящие из n-p-n-транзистора третьего типа и p-n-p-транзистора второго типа. The goal is achieved by first creating the initial irregular matrix by bringing the elements and nodes of all the permissible metallization paths closer to the minimum allowable technological distance, or by drawing several segments of the metallization path lines in violation of the norms for the gaps between them, then by increasing the size of the irregular matrix by straightening all allowable trace lines and establish the same distance between them form a regular matrix with transformed with respect to the original image ementov (such a matrix is called "tablet"), the units of regular and irregular matrices correspond to each other, is carried out on a regular matrix connection node implemented in accordance with the electrical circuit, and then transformed coordinates of the trace lines with a regular matrix for an irregular matrix; at the same time, cells of the second, third and fourth types are additionally introduced into the base matrix crystal with a single-level trace of lines of in-circuit connections for analog integrated circuits according to the first embodiment, the first three types of cells are arranged symmetrically with respect to the central horizontal and vertical axes of the crystal in series along the horizontal axis, cells of the fourth type are arranged around the cells of the second type, separating the cells from each other, moreover, beyond the contact pads along the edge of the crystal they are uniformly placed elongated contacts to the substrate and n-type epitaxial pinch resistors, the first type cell being made up of five pairs of matched first type npn transistors and one pair of matched first type pnp transistors located along the vertical axis of the crystal, the second type cell is made of three pairs matched npn transistors of the first type and two pairs of matched pnp transistors of the first type located from the periphery to the center of the crystal along the vertical axis in series two pairs of npn-, a pair of pnp, a pair of npn and a pair of pnp transistor Orov, the cell of the third type is made up of three pnp transistors of the first type, two diodes, two diffusion jumpers and four npn transistors of the first type, arranged respectively in two rows along the vertical axis of the cell, the cell of the fourth type is made of diffusion resistors of p-type of various denominations combined in one n-type resistive pocket with contacts to the pocket along the cell edges and two npn transistors of the first type, the collector area of which is structurally combined with the resistive pocket, while between pnp transistors across each pad, counting from the corner pad along the short side of the chip, are pnp transistors of increased power of the second type, MOS capacitors are arranged in series, and along the long side of the crystal are arranged sequentially one through the pad of npn transistors of increased power of the second type and the region n-type with various diffusion p-type resistors and contacts to this area: into the base matrix crystal with a single-level trace of lines of in-circuit connections for analogs cells of the second and third, fourth, fifth, fifth, sixth, seventh and eighth types are additionally introduced in analogous and digital-digital ICs according to the second embodiment, and in one of its parts, a first rectangular region containing four identical cells of the first type, the mutual arrangement of which is symmetrical with respect to the horizontal and the vertical axes of the first rectangular region, and the cells of the first type along the horizontal axis are pairwise separated by two cells symmetrical with respect to the vertical axis of the first rectangular region and the second type, and under the two lower and two upper cells of the first type are placed four pairwise symmetrical with respect to the horizontal and vertical axes of the first rectangular region of the third type of cell, with four pairwise symmetric with respect to the left and right outer sides of the area occupied by the first type of cells the horizontal and vertical axes of the first rectangular region of the cell of the fourth type, and each pair of upper and lower cells of the first type is surrounded by cells of the fifth type, in another part in in the morning region of the crystal, a second rectangular region is arranged containing four identical cells of the sixth type, the curved arrangement of which is symmetrical with respect to the horizontal and vertical axes of the second rectangular region, the upper and lower pairs of cells of the sixth type being separated by a seventh-type cell elongated along the horizontal axis and above and under the lower pairs of cells of the sixth type, one cell of the seventh and two cells of the eighth type, symmetrical with respect to the horizon, are arranged along the horizontal axis the vertical and axial axes of the second rectangular region, the first and second rectangular regions being separated from the peripheral region of the crystal with the contact pads by a p-type passive zone for conducting connecting metallization traces in which the diffusion bridges are regularly located, and elongated along the edge of the crystal beyond the contact pads contacts to the substrate and n-type pinch resistors, the cell of the first type being composed of two identical, symmetrically located relative to the horizontal of the nontal axis of the cell of sub-fragments containing each U-shaped region occupied by a chain of six npn transistors of the first type, in the inner part of the recess of which there is a differential pair of pnp transistors of the first type, with an n-type resistive pocket located parallel to the horizontal axis between the sub-fragments of the cell four diffusion resistors of equal nominal p-type and a contact to it in the center, as well as two pairs of diffusion jumpers at the edges of the pocket, the cell of the second type is composed of located in the horizontal axis of the three differential pairs of the first type npn transistors, two pn junction capacitors and one large p-type diffusion resistor in the form of a meander, the third type cell is made up of a pair of first type npn transistors, three first type pnp transistors and a diffusion jumper arranged in a row along the horizontal axis, the cell of the fourth type is composed of two pairs of pnp transistors of the first type and a large-value p-type diffusion resistor in the form of a meander, located along the vertical on the cell’s axis, the fifth type cell is composed of two capacitors at the pn junction, a set of p-type diffusion resistors of various ratings combined into two n-type resistive pockets with contacts to the pockets, and four diffusion jumpers, the sixth type cell is composed of two diffusion jumpers, a resistive pocket in the form of a U-shaped isolated n-type region with p-type resistors of various standard ratings and contacts to it, in which two npn-t are located symmetrically with respect to the horizontal axis in the bends two transistors of the second type, the collectors of which are structurally combined with the isolated region, and inside the recess of the isolated region with resistors are two pairs of npn transistors of increased power of the third type, and above and below these pairs of transistors directly near the ends of the isolated pocket with resistors symmetrically with respect to the horizontal axis of the cell one pnp transistor of the first type, and on the other side of the resistive pocket there is a differential pair of the same transistors, cell and the seventh type is composed of two pairs of npn transistors of the first type arranged symmetrically in a row along the horizontal axis and three pairs of npn transistors of the second type, the cell of the eighth type is composed of n-type resistive pockets arranged in a row along the horizontal axis with diffusion resistors of p-type two standard values, a pair of matched pnp transistors of the first type and one diffusion jumper, while between the contact pads of the crystal through each pad, counting from the corner pad along one short side s of the crystal, pairs of matched pnp transistors of increased power of the second type are arranged in series, and along the other short side of the crystal there are pairs of matched npn transistors of increased power of the third type, while npn transistors of high power are placed along the long sides of the crystal between the contact pads through each pad the fourth type, pairs of pnp transistors of increased power of the second type and pairs consisting of an npn transistor of the third type and a pnp transistor of the second type.

На фиг. 1 представлен фрагмент аналогового БМК для проектирования ИМС телевизионной и измерительной электронной аппаратуры с обозначенной совокупностью разрешенных для прохода шин соединительной металлизации линий, представляющих собой нерегулярную сетку из пересекающихся непрямых линий; на фиг. 2 представлен преобразованный фрагмент аналогового БМК фиг. 1; на фиг. 3 представлен фрагмент пограничной области стыковки двух типов ячеек (сечение А-А) аналогового БМК для проектирования ИМС радиотехнической электронной аппаратуры с обозначенной совокупностью разрешенных для прохода шин соединительной металлизации линий, включая отрезки линий с нарушением норм на зазоры между ними (в частности, налагающиеся друг на друга); на фиг. 4 представлен преобразованный фрагмент БМК фиг. 3 с помеченными особым образом отрезками параллельных линий равномерной сетки (жирные линии); на фиг. 5 для сравнения представлен преобразованный фрагмент БМК фиг. 3, каким бы он выглядел в том случае, если бы был спроектирован так, что контакты к его элементам располагались бы в узлах прямоугольной, но нерегулярной сетки; на фиг. 6 представлен общий вид БМК по первому варианту для проектирования ИМС телевизионной и измерительной электронной аппаратуры; на фиг. 7 представлены ячейки БМК фиг. 6; на фиг. 8, 9, 10 представлены конструкции n-p-n и p-n-p-транзисторов БМК фиг. 6 с указанными возможными вариантами прохождения шин соединительной металлизации (показаны штризовкой); на фиг. 11 представлен общий вид БМК по второму варианту для проектирования ИМС радиотехнической электронной аппаратуры; на фиг. 12 представлены ячейки БМК фиг. 11; на фиг. 13 и 14 представлены конструкции n-p-n и p-n-p-транзисторов, а также конденсатора БМК фиг. 11 с указанными возможными вариантами прохождения шин соединительной металлизации (показаны штриховкой). In FIG. 1 shows a fragment of an analog BMC for the design of integrated circuit television and measuring electronic equipment with the indicated set of lines allowed for the passage of buses of connecting metallization, which are an irregular grid of intersecting indirect lines; in FIG. 2 shows a converted fragment of the analog BMK of FIG. 1; in FIG. Figure 3 shows a fragment of the boundary area of the junction of two types of cells (section AA) of an analog BMC for the design of integrated circuits for electronic electronic equipment with the indicated set of lines allowed for passage of connecting metallization buses, including line segments with violation of the norms for the gaps between them (in particular, overlapping to a friend); in FIG. 4 shows the converted BMK fragment of FIG. 3 with specially marked segments of parallel lines of a uniform grid (thick lines); in FIG. 5, for comparison, the converted BMK fragment of FIG. 3, what would it look like if it had been designed so that the contacts to its elements would be located at the nodes of a rectangular but irregular grid; in FIG. 6 shows a general view of BMK according to the first embodiment for the design of integrated circuit television and electronic measuring equipment; in FIG. 7 shows BMK cells of FIG. 6; in FIG. 8, 9, 10 show the designs of the n-p-n and p-n-p transistors of the BMK of FIG. 6 with the indicated possible options for the passage of tires of connecting metallization (shown by shtrizovkoy); in FIG. 11 shows a general view of the BMK according to the second embodiment for the design of integrated circuits for electronic electronic equipment; in FIG. 12 shows BMC cells of FIG. eleven; in FIG. 13 and 14 show the designs of n-p-n and p-n-p transistors, as well as the BMK capacitor of FIG. 11 with the indicated possible options for the passage of tires of connecting metallization (shown by hatching).

Фрагмент ячейки аналогового БМК для проектирования ИМС телевизионной и измерительной электронной аппаратуры (фиг. 1) содержит n-p-n-транзисторы первого типа 1, p-n-p-транзисторы первого типа 2, резисторы на основе базовой диффузии различных номиналов 3, резисторы на основе разделительной диффузии 4, расположенные по нерегулярной сетке пересекающихся непрямых линий 5. На фиг. 2 в условном масштабе представлен преобразованный фрагмент БМК фиг. 1 (далее преобразованное изображение нерегулярной матрицы в регулярную будет называться "планшетом"), показано соответствующее условное изображение 6 по планшету n-p-n-транзисторов первого типа 1, условное изображение 7 по планшету p-n-p-транзистора первого типа 2, условные изображения диффузионных резисторов на базовом слое 8 и резисторов на слое разделения 9, нанесенные на равномерную прямоугольную сетку планшета 10. Фрагмент пограничной области стыковки двух типов ячеек (сечение А-А) аналогового БМК для проектирования ИМС радиотехнической электронной аппаратуры (фиг. 3) содержит n-p-n-транзисторы первого 11, второго 12, третьего 13 типов: p-n-p-транзистор первого типа 14, различные диффузионные резисторы 15 и диффузионные перемычки ("подныры") 16. Все эти элементы расположены по нерегулярной сетке пересекающихся непрямых линий 5, включающей в себя условные отрезки линий 17 с нарушением норм на зазоры между ними (в частности, налагающиеся друг на друга). На фиг. 4 в условном масштабе представлен планшет фрагмента фиг. 3; показаны соответствующие условные изображения по планшету n-p-n-транзисторов первого 11, второго 12 и третьего 13 типов - 18, 19, 20; условное изображение 21 p-n-p-транзистора первого типа 14; условные изображения диффузионных резисторов 22 и перемычек 23. Все эти условные изображения нанесены на равномерную прямоугольную сетку планшета 10, включающую в себя помеченные особым образом отрезки параллельных линий 24 (жирные линии). На фиг. 5 в том же масштабе, что и на фиг. 3, по нерегулярной, но прямоугольной сетке 25 расположены деформированные элементы БМК 26 - 29, составляющие тот же фрагмент, что и на фиг. 3, но увеличенной площадки. Для удобства сравнения площадей недеформированного (фиг. 3) и деформированного (фиг. 5) фрагментов на том же листе, что и фиг. 5, повторено изображение фиг. 3. БМК для проектирования ИМС телевизионной и измерительной электронной аппаратуры (фиг. 6) содержит ячейки (фиг. 7) первого 30, второго 31, третьего 32 и четвертого 33 типов; контрольные площадки 34 (фиг. 6), p-n-p-транзисторы повышенной мощности второго типа 35, эпитаксиальные пинч-транзисторы n-типа 36, МОП-конденсаторы 37, служебные метки 38, контакты к подложке 39, n-p-n-транзисторы повышенной мощности второго типа 40, диоды 41 (фиг. 7), диффузионные перемычки 42 и контакты к резистивным карманам 43. На фиг. 8, 9, 10 представлены n-p-n и p-n-p-транзисторы, входящие в состав БМК фиг. 6, содержащие изолированные области n-типа 44; базовые области p-типа 45; эмиттерные области n⁺-типа 46; контакты к эмиттеру и базе 47, 48; области коллекторного контакта n⁺-типа 49; контакты к коллектору 50; шины металлизации 51; концентрические области коллекторов p⁺-типа 52; области базы n-типа 53; области эмиттера p-типа 54; n⁺-области контактов к базе n-типа 55. БМК для проектирования ИМС радиотехнической электронной аппаратуры (фиг. 11) содержит ячейки (фиг. 12) первого 56, второго 57, третьего 58, четвертого 59, пятого 60, шестого 61, седьмого 62 и восьмого 63 типов; n-p-n-транзисторы повышенной мощности (фиг. 11) четвертого типа 64; p-n-p-транзисторы повышенной мощности второго типа 65, тестовые транзисторы 66. На фиг. 13, 14 представлены n-p-n, p-n-p-транзисторы и конденсатор 67 на p-n-переходе, входящие в состав БМК фиг. 11, содержащие, кроме поименованных областей с различным типом проводимости, еще область верхнего разделения p⁺-типа 52, являющуюся верхней обкладкой конденсатора 67, и контакты к этой области 68. Из перечисленного выше набора ячеек, транзисторов, резисторов, конденсаторов можно спроектировать другие БМК (к примеру большей или меньшей площади), которые в отдельных случаях могут оказаться полезными. Подобные БМК формируют семейство нерегулярных матриц описанного типа.A fragment of an analog BMK cell for designing ICs for television and measuring electronic equipment (Fig. 1) contains npn transistors of the first type 1, pnp transistors of the first type 2, resistors based on the base diffusion of various ratings 3, resistors based on the separation diffusion 4, located at irregular grid of intersecting indirect lines 5. In FIG. 2 on a conditional scale represents the transformed fragment of BMK of FIG. 1 (hereinafter, the converted image of an irregular matrix into a regular one will be called a “tablet”), the corresponding conditional image 6 is shown on a tablet of npn transistors of the first type 1, the conditional image 7 is shown on a tablet of a pnp transistor of the first type 2, conditional images of diffusion resistors on the base layer 8 and resistors on the separation layer 9, deposited on a uniform rectangular grid of the tablet 10. A fragment of the border area of the docking of two types of cells (section AA) of an analog BMC for the design of IC radio electronic the throne equipment (Fig. 3) contains npn transistors of the first 11, second 12, and third types 13: a pnp transistor of the first type 14, various diffusion resistors 15 and diffusion jumpers ("diving") 16. All of these elements are arranged on an irregular grid of intersecting indirect lines 5, which includes conditional line segments 17 in violation of the rules for the gaps between them (in particular, overlapping each other). In FIG. 4 on a conventional scale is a tablet of a fragment of FIG. 3; shows the corresponding conditional images on the tablet of npn transistors of the first 11, second 12 and third 13 types - 18, 19, 20; a conditional image 21 of the pnp transistor of the first type 14; conditional images of diffusion resistors 22 and jumpers 23. All these conditional images are applied to a uniform rectangular grid of the tablet 10, which includes specially marked segments of parallel lines 24 (bold lines). In FIG. 5 on the same scale as in FIG. 3, along the irregular, but rectangular grid 25, the deformed BMK elements 26 - 29 are located, making up the same fragment as in FIG. 3, but an enlarged area. For convenience, comparing the areas of undeformed (Fig. 3) and deformed (Fig. 5) fragments on the same sheet as in FIG. 5, the image of FIG. 3. BMK for the design of IC of television and measuring electronic equipment (Fig. 6) contains cells (Fig. 7) of the first 30, second 31, third 32 and fourth 33 types; control pads 34 (Fig. 6), pnp transistors of increased power of the second type 35, epitaxial pinch transistors of n-type 36, MOS capacitors 37, service marks 38, contacts to the substrate 39, npn transistors of increased power of the second type 40, diodes 41 (Fig. 7), diffusion jumpers 42 and contacts to resistive pockets 43. In Fig. 8, 9, 10 show the npn and pnp transistors that are part of the BMK of FIG. 6 containing isolated n-type regions 44; p-type base regions 45; emitter regions of n ⁺ type 46; contacts to the emitter and base 47, 48; collector contact areas of n ⁺ type 49; contacts to the collector 50; metallization tires 51; concentric regions of p ⁺ type 52 collectors; n-type base regions 53; p-type emitter region 54; n ⁺ -regions of contacts to the n-type base 55. BMK for the design of integrated circuits of electronic electronic equipment (Fig. 11) contains cells (Fig. 12) of the first 56, second 57, third 58, fourth 59, fifth 60, sixth 61, seventh 62 and eighth 63 types; high power npn transistors (FIG. 11) of the fourth type 64; high power pnp transistors of the second type 65, test transistors 66. In FIG. 13, 14 show the npn, pnp transistors and capacitor 67 at the pn junction included in the BMC of FIG. 11, containing, in addition to the named regions with different types of conductivity, the upper p ⁺ -type separation region 52, which is the upper lining of the capacitor 67, and the contacts to this region 68. Other BMCs can be designed from the above set of cells, transistors, resistors, capacitors (for example, larger or smaller area), which in some cases may be useful. Such BMCs form a family of irregular matrices of the described type.

Преобразование информации при проектировании и трассировке базовых матричных кристаллов для аналоговых и аналого-цифровых полупроводниковых интегральных схем с одноуровневой системой соединительной металлизации осуществляется следующим образом. Образующаяся в результате плотной компоновки большого числа разнотипных элементов БМК, например БМК для проектирования ИМС телевизионной и измерительной электронной аппаратуры (фиг. 6-10), нерегулярная сетка непрямых линий 5 (фиг. 1), проходящих по возможным трассам проведения шин соединительной металлизации стандартной ширины, в узлах которой располагаются контактные окна к активным областям элементов БМК 47, 48, 50 (областям эмиттера 46, 54; базы 45, 53, 55. коллектора 44, 49, 52; тела резистора 3, 4, 36 и т. п. ), преобразуется в регулярную прямоугольную сетку планшета 10 (фиг. 2), по которой в дальнейшем и происходит трассировка межсоединений. При этом контактные области элементов БМК 47, 48, 50 в его исходном виде (фиг. 1) располагаются друг к другу настолько близко, насколько допускают технилогические нормы на минимальные зазоры между этими областями в данном технологическом процессе, либо исходя из условий получения оптимальных электрических характеристик каждого отдельного элемента 1, 2, 3, 4, 14, 35, 36, 37, 40, 41, 42, либо для удобства прохода через элементы сквозных шин металлизации 51. В любом случае при расположении элементов критерием является их многообразие и минимальные размеры, увеличивающие плотность компоновки БМК и его функциональные возможности, а не удобство трассировки. Далее формируется планшет БМК. Изображение элементов БМК на планшете 6, 7, 8, 9 допускается в искаженном виде, сохраняющем лишь взаимное расположение элементов БМК и разрешенных линий для проведения шин соединительной металлизации. Трассировка межсхемных соединений осуществляется на планшете БМК по равномерной прямоугольной сетке 10. Далее, поскольку между координатами трасс на планшете 10 и исходной нерегулярной матрице 5 существует соответствие, любым из известных методов (вручную или автоматически) трассы с планшета 10 переносятся на исходную нерегулярную матрицу 5. Таким образом, несмотря на высокую плотность компоновки элементов БМК, за счет использования планшета достигается простота трассировки межсоединений. Опишем один из возможных приемов преобразования координат шин соединительной металлизации с планшета в координаты линий исходного БМК. Разрешенные для прохода шин металлизации горизонтальные и вертикальные ломаные линии на исходном БМК 5 нумеруются по порядку слева направо и снизу вверх. Затем информация отдельно о вертикальных и отдельно о горизонтальных линиях 5 фиксируется (например в виде таблицы), при этом описание линий содержит номер линии и координаты ее характерных точек, например координаты начала линии, ее конца и точек излома. Так, выделенный на фиг. 1 отрезок линии, проведенный вдоль линии с номером l, параллельной оси Х, от линии с номером m до линии с номером n, параллельных оси Y, будет записан в виде: l, m, n[(x_m, y_l), (x_h, y₁), (x_n-1, y_k), (x_n, y_k)] , где l - номер горизонтальной линии неравномерной сетки; m, n - номер вертикальных линий неравномерной сетки; (x_m, y_l), (X_h, y_l), (x_n-1, y_k), (x_n, y_k) - координаты характерных точек этой линии на исходном БМК. Таким образом, формируется массив данных (описание исходного БМК) в координатах разрешенных линий для прохода шин металлизации. Учитывая повторяемость фрагментов БМК, возможно формирование описания БМК не целиком, а пофрагментно. Соответствующим линиям равномерной сетки 10 на планшете БМК фиг. 2 присваиваются те же самые номера, что и линиям 5 фиг. 1, обеспечивая тем самым их взаимно однозначное соответствие. Описание упомянутого выделенного отрезка на планшете в этом случае будет представлено в виде: l, m, n, [(m, l), (n, l)] , где l, m, n - номера соответствующих линий сетки планшета. При преобразовании информации о координатах характерных точек этого отрезка (на равномерной сетке они совпадают с его начальными и конечными узлами) в исходный вид БМК оператор по номерам узлов планшета (m, l); (n, l) нанесет на исходный БМК соответствующие этим узлам реальные координаты характерных точек отрезка на исходном БМК (x_m, y_l), (x_h, y_l), (x_n-l, y_k, (x_n, y_k). Таким образом, отрезок шины металлизации с планшета может быть однозначно в реальном масштабе трансформирован в отрезок исходного БМК. Описанный процесс может быть автоматизирован.Information conversion during the design and tracing of base matrix crystals for analog and analog-to-digital semiconductor integrated circuits with a single-level system of connecting metallization is as follows. The irregular grid of indirect lines 5 (Fig. 1), formed as a result of the tight arrangement of a large number of different types of BMC elements, for example BMC for the design of ICs for television and measuring electronic equipment (Fig. 6-10), passing along possible routes for connecting metallization buses of standard width , in the nodes of which there are contact windows to the active regions of the BMK elements 47, 48, 50 (emitter regions 46, 54; bases 45, 53, 55. of the collector 44, 49, 52; resistor bodies 3, 4, 36, etc. ) is converted to a regular rectangular grid plate 10 (FIG. 2) at which subsequently occurs routing interconnects. In this case, the contact areas of the BMK elements 47, 48, 50 in their original form (Fig. 1) are located as close to each other as the technological standards allow for the minimum gaps between these areas in this process, or based on the conditions for obtaining optimal electrical characteristics of each individual element 1, 2, 3, 4, 14, 35, 36, 37, 40, 41, 42, or for the convenience of passage through the elements of through metallization tires 51. In any case, when arranging the elements, the criterion is their diversity and minimum sizes, alas ichivayuschie layout density FPGA and its functionality rather than the convenience of the trace. Next, the BMK tablet is formed. The image of the BMK elements on the tablet 6, 7, 8, 9 is allowed in a distorted form, preserving only the relative position of the BMK elements and the allowed lines for connecting bus metallization. Tracing of interconnect connections is carried out on the BMK tablet according to a uniform rectangular grid 10. Further, since there is a correspondence between the coordinates of the tracks on the tablet 10 and the original irregular matrix 5, by any of the known methods (manually or automatically), the routes from the tablet 10 are transferred to the original irregular matrix 5. Thus, despite the high density of the layout of the BMC elements, through the use of the tablet, ease of interconnect tracing is achieved. Let us describe one of the possible methods for converting the coordinates of the buses of connecting metallization from the tablet into the coordinates of the lines of the initial BMK. The horizontal and vertical broken lines allowed for the passage of metallization tires on the initial BMK 5 are numbered in order from left to right and from bottom to top. Then the information separately about vertical and separately about horizontal lines 5 is fixed (for example, in the form of a table), while the description of the lines contains the line number and the coordinates of its characteristic points, for example, the coordinates of the beginning of the line, its end and break points. Thus, highlighted in FIG. 1 a line segment drawn along a line with number l parallel to the X axis, from a line with number m to a line with number n parallel to the Y axis, will be written in the form: l, m, n [(x _m , y _l ), ( x _h , y ₁ ), (x _n-1 , y _k ), (x _n , y _k )], where l is the number of the horizontal line of the uneven grid; m, n is the number of vertical lines of the uneven grid; (x _m , y _l ), (X _h , y _l ), (x _n-1 , y _k ), (x _n , y _k ) are the coordinates of the characteristic points of this line on the initial BMK. Thus, an array of data is formed (description of the initial BMC) in the coordinates of the allowed lines for the passage of metallization tires. Given the repeatability of BMK fragments, it is possible to formulate a BMK description not whole, but fragmentary. The corresponding lines of the uniform grid 10 on the BMK tablet of FIG. 2 are assigned the same numbers as lines 5 of FIG. 1, thereby ensuring their one-to-one correspondence. The description of the mentioned selected segment on the tablet in this case will be presented in the form: l, m, n, [(m, l), (n, l)], where l, m, n are the numbers of the corresponding grid lines of the tablet. When converting information about the coordinates of the characteristic points of this segment (on a uniform grid, they coincide with its start and end nodes) into the initial BMK form, the operator is based on the numbers of the tablet nodes (m, l); (n, l) will plot the real coordinates of the characteristic points of the segment on the initial BMC (x _m , y _l ), (x _h , y _l ), (x _nl , y _k , (x _n , y _k ) on the initial BMC Thus, the segment of the metallization bus from the tablet can be uniquely in real scale transformed into the segment of the initial BMC. The described process can be automated.

В тех случаях, когда БМК, например БМК для проектирования ИС радиотехнической электронной аппаратуры фиг. 11-14, содержит несколько типов различных ячеек (фрагментов), на границе их стыковки может возникнуть ситуация, когда в одном сечении (А-А) (фиг. 3) в разных ячейках 61, 62 окажется неодинаковое количество линий, разрешенных для проведения шин соединительной металлизации 5. В этом случае для сохранения непрерывности и равномерности планшета 10 (фиг. 4) на отдельных участках исходного БМК (фиг. 3) предусматривается проведение нескольких отрезков линий 17 (в частности, двух, фиг. 3) под шины межсоендинений с нарушением норм на зазоры между ними (в частности, налагающиеся друг на друга, фиг. 3). Каждый из этих отрезков преобразуется в соответствующий ему на планшете 10 (фиг. 4) отрезок параллельных линий равномерной сетки 24 (в частности, двух, фиг. 4) помеченных на планшете 10 особым образом (в частности, выделенных жирными линиями, фиг. 4). При этом при трассировке на планшете разрешается проведение трассы межсоединений только по одному из помеченных параллельных отрезков 24 сетки 10 фиг. 4, который при преобразовании в исходный вид фиг. 3 перейдет в соответствующий ему отрезок 17 одной единственной линии, при проведении вдоль которой стандартной шины металлизации нормы на зазоры с соседними шинами не нарушатся, поскольку другие отрезки линий 17 на исходном БМК 5 фиг. 3 в этом случае под проведение шин межсоединений оказываются неиспользованными. Это правило дополняет правило преобразования координат шин металлизации с планшета в координаты исходного БМК и существенно расширяет область применения предлагаемого способа, в частности для аналоговых и аналого-цифровых БМК, в которых используется широкая номенклатура разнотипных ячеек (фрагментов) и элементов. В остальном правила компоновки элементов БМК (фиг. 11-14) 11, 12, 13, 14, 15, 16, 36, 64, 65, 67, а также расположение контактных окон к активным областям элементов БМК (47, 48, 50) (областям эмиттера 46, 54, базы 45, 53, 55, коллектора 44, 49, 52, тела резистора 15, 16, 36 и т. п. ) остаются прежними, как для БМК фиг. 6-10. Также допускается искаженное изображение элементов БМК на планшете 18, 19, 20, 21, 22, 23 (фиг. 4), при котором сохраняется лишь взаимное расположение элементов БМК и разрешенных линий для проведения шин соединительной металлизации. In cases where the BMK, for example BMK for the design of IC radio electronic equipment of FIG. 11-14, contains several types of different cells (fragments), at the border of their docking, a situation may arise when in the same section (A-A) (Fig. 3) in different cells 61, 62 there will be an unequal number of lines allowed for bus lines connecting metallization 5. In this case, to preserve the continuity and uniformity of the tablet 10 (Fig. 4) in separate sections of the initial BMC (Fig. 3), it is envisaged to conduct several segments of lines 17 (in particular, two, Fig. 3) under the bus interconnections with violation norms for gaps between them (in particular overlapping each other, Fig. 3). Each of these segments is converted into a segment of parallel lines of a uniform grid 24 (in particular, two, FIG. 4) marked on the tablet 10 in a special way (in particular, marked in bold lines, FIG. 4) corresponding to it on the tablet 10 (FIG. 4) . In this case, when tracing on the tablet, it is allowed to conduct the interconnect path only along one of the marked parallel segments 24 of the grid 10 of FIG. 4, which when converted to the original form of FIG. 3 will go into the corresponding segment 17 of one single line, during which along the standard metallization bus the norms for gaps with adjacent tires are not violated, since other segments of lines 17 on the initial BMK 5 of FIG. 3 in this case, under the interconnect bus are unused. This rule complements the rule for converting the coordinates of metallization tires from the tablet to the coordinates of the original BMC and significantly expands the scope of the proposed method, in particular for analog and analog-digital BMCs, which use a wide range of heterogeneous cells (fragments) and elements. Otherwise, the layout rules of the BMC elements (Fig. 11-14) 11, 12, 13, 14, 15, 16, 36, 64, 65, 67, as well as the location of the contact windows to the active areas of the BMC elements (47, 48, 50) (areas of the emitter 46, 54, base 45, 53, 55, collector 44, 49, 52, resistor bodies 15, 16, 36, etc.) remain the same, as for the BMK of FIG. 6-10. Also, a distorted image of BMK elements on the tablet 18, 19, 20, 21, 22, 23 (Fig. 4) is allowed, in which only the relative position of the BMK elements and allowed lines for connecting metallization tires is preserved.

В качестве иллюстрации получаемого при использовании предлагаемого способа выигрыша по плотности компоновки элементов БМК и расширения его функциональных возможностей на фиг. 5 представлен фрагмент БМК (фиг. 11-14), тот же, что изображен на фиг. 3, но с деформированными элементами 26, 27, 28, 29, какими бы они должны были быть, если БМК проектировать по прямоугольной сетке. Элементы деформированы таким образом, чтобы их контактные окна располагались в узлах хотя и неравномерной, но прямоугольной сетки прямых линий 25. Для сравнения рядом повторен рисунок исходного фрагмента фиг. 3. Выигрыш по площади, занимаемой элементами БМК в исходном случае (фиг. 3), даже при неравномерной сетке 25 составляет по сравнению с деформированным фрагментом фиг. 5 до 25% . Если же допустить дальнейшую деформацию рассматриваемого фрагмента с тем, чтобы сетка стала равномерной, как это сделано у БМК-прототипа (при этом в качестве шага сетки необходимо брать наибольший шаг неравномерной сетки 25), выигрыш по площади увеличился бы до 50-80% . Таким образом, в случае расположения контактных окон элементов БМК по узлам равномерной прямоугольной сетки увеличиваются линейные размеры этих элементов, занимаемая ими площадь кристалла, растут их паразитные емкости и т. п. , т. е. ухудшаются без необходимости электрические характеристики элементов БМК. В численном выражении для БМК фиг. 6-10 и фиг. 11-14 этот выигрыш выглядит следующим образом. БМК фиг. 6-10 для проектирования ИС телевизионной и измерительной электронной аппаратуры имеет площадь 2,3х3,0 мм², содержит 24 контактных площадки, 4 типа ячеек, 272 диффузионных резистора с общей резистивностью 514 кОм, 4 конденсатора, 100 n-p-n и 40 p-n-p-транзисторов 5 типов, включая 8 n-p-n-транзисторов повышенной мощности, причем общее число элементов БМК (без "подныров") составляет 440. Плотность компоновки БМК составляет 65 элементов на квадратный миллиметр площади. Таким образом, БМК фиг. 6-10 превосходит БМК-прототип по числу типов ячеек и транзисторов на 3 типа, содержит на 66 элементов больше, имеет на 33% меньшую площадь, а по плотности компоновки превосходит прототип почти в два раза. БМК фиг. 11-14 для проектирования ИС радиотехнической электронной аппаратуры имеет площадь 2,3 х 3,0 мм², содержит 24 контактные площадки, 8 типов ячеек, 410 диффузионных резисторов с общей резистивностью 1,8 МОм, 8 конденсаторов, 138 n-p-n и 84 p-n-p-транзистора 6 типов, включая 24 n-p-n и 16 p-n-p-транзисторов повышенной мощности и 4 мощных n-p-n-транзистора, причем общее число элементов БМК (без "подныров") составляет 664. Плотность компоновки БМК составляет 96 элементов на один квадратный миллиметр площади. Таким образом, БМК фиг. 11-14 превосходит БМК-прототип по числу типов его ячеек и транзисторов на 10 типов, содержит на 290 элементов больше, имеет на 33% меньшую площадь кристалла, а по плотности компоновки превосходит прототип почти в 3 раза.As an illustration of the gain obtained by using the proposed method for the density of the arrangement of the BMC elements and the expansion of its functionality in FIG. 5 shows a fragment of BMK (FIGS. 11-14), the same as that depicted in FIG. 3, but with deformed elements 26, 27, 28, 29, what they should have been if BMC were designed on a rectangular grid. The elements are deformed so that their contact windows are located in the nodes of a although uneven, but rectangular grid of straight lines 25. For comparison, the original fragment of FIG. 3. The gain in the area occupied by the BMC elements in the initial case (Fig. 3), even with an uneven grid 25, is compared with the deformed fragment of FIG. 5 to 25%. If we allow further deformation of the fragment under consideration so that the grid becomes uniform, as is done with the BMK prototype (in this case, the largest step of the uneven grid 25 should be taken as the grid step), the gain in area would increase to 50-80%. Thus, in the case of the location of the contact windows of the BMC elements along the nodes of a uniform rectangular grid, the linear dimensions of these elements increase, the crystal area occupied by them, their parasitic capacities grow, etc., i.e., the electrical characteristics of the BMC elements deteriorate unnecessarily. In numerical terms, for the BMC of FIG. 6-10 and FIG. 11-14, this gain is as follows. BMK of FIG. 6-10 for the design of ICs for television and measuring electronic equipment has an area of 2.3x3.0 mm ² , contains 24 pads, 4 types of cells, 272 diffusion resistors with a total resistance of 514 kOhm, 4 capacitors, 100 npn and 40 pnp transistors 5 types, including 8 npn transistors of increased power, and the total number of BMC elements (without "dives") is 440. The density of the BMC layout is 65 elements per square millimeter of area. Thus, the BMC of FIG. 6-10 surpasses the BMK prototype in the number of cell types and transistors by 3 types, contains 66 more elements, has a 33% smaller area, and almost twice as much as the prototype in terms of layout density. BMK of FIG. 11-14 for the design of IC electronic electronic equipment has an area of 2.3 x 3.0 mm ² , contains 24 pads, 8 types of cells, 410 diffusion resistors with a total resistance of 1.8 MΩ, 8 capacitors, 138 npn and 84 pnp- 6 types of transistors, including 24 npn and 16 high-power pnp transistors and 4 high-power npn transistors, the total number of BMC elements (without "dows") is 664. The density of the BMC is 96 elements per square millimeter of area. Thus, the BMC of FIG. 11-14 surpasses the BMK prototype in the number of types of its cells and transistors by 10 types, contains 290 more elements, has a 33% smaller crystal area, and in prototype density it exceeds the prototype by almost 3 times.

Использование нового способа и новых БМК выгодно отличает их от прототипа, поскольку позволяет увеличить процент выхода годных ИМС, снизить их себестоимость, увеличить в 2-3 раза плотность компоновки элементов БМК, оптимизировать их по требуемым параметрам и одновременно обеспечить бесконфликтную трассировку межсоединений, примененить автоматизированные методы трассировки и расширить функциональные возможности БМК. Using the new method and new BMC compares them favorably with the prototype, since it allows to increase the percentage of yield of suitable ICs, reduce their cost, increase the density of the layout of BMC elements by 2-3 times, optimize them according to the required parameters and at the same time ensure conflict-free interconnect routing, apply automated methods trace and expand the functionality of BMK.

Claims

1. A method of converting information when designing and tracing basic matrix crystals for analog and analog-to-digital integrated circuits (IMS) with a single-level trace of lines of in-circuit connections, including placing the base cells along the field of the base matrix crystal with zones for tracing lines of in-circuit connections inside and between them , the creation of a regular grid matrix, placement in areas for tracing in-circuit connections, resistors and diffusion jumpers with contacts to them and located e contacts to the active regions of the elements of the cells of the base matrix crystal in the grid nodes with the possibility of drawing between them along the grid of lines an integer number of connecting metallization paths of a given width with a fixed gap width between them, characterized in that prior to creating a regular matrix, an irregular matrix is created by converging the elements and nodes of all permissible metallization routes to the minimum allowable technological distance or spend several segments of metallization route lines in violation of the standards for zaz ores between them, and the regular matrix is formed by increasing the size of the irregular matrix by straightening all the acceptable trace lines and establishing the same distance between them, while the nodes of the regular and irregular matrices correspond to each other, connect the nodes on the regular matrix in accordance with the implemented electrical circuit, and then transform the coordinates of the trace lines from the regular matrix to the irregular matrix.

2. A base matrix crystal with a single-level trace of lines of in-circuit connections for analog ICs, containing a substrate, n-type regions for placing metallized contact pads for crystal leads, located uniformly on the periphery of the crystal and isolated from each other by a reverse biased p - n junction , elements of increased geometric dimensions, located between the contact pads, repeating cells of the same type, located symmetrically with respect to the horizontal and vertical axes of the cr steel, resistors, capacitors, n - p - n and p - n - p transistors made with several contacts for switching, and p-type passive zones for laying metallized interconnect routes located between cells and the periphery of the crystal, characterized in that cells of the second, third, and fourth types are additionally introduced in the region of the crystal internal to the contact areas; the first three types of cells are located symmetrically with respect to the central horizontal and vertical axes of the crystal in series along horizontal axis, cells of the fourth type are located around cells of the second type, separating the cells from one another, and elongated contacts to the substrate and n-type epitaxial pinch resistors are uniformly placed behind the contact pads along the edge of the crystal.

3. The crystal according to claim 2, characterized in that the cell of the first type is made up of five pairs of matched n - p - n transistors of the first type and one pair of matched p - n - p transistors of the first type located along the vertical axis of the crystal, a pair of p - n - p transistors is located closer to the center of the crystal, a cell of the second type is made of three pairs of matched n - p - n transistors of the first type and two pairs of matched p - n - p transistors of the first type, located from the periphery to the center crystal along the vertical axis sequentially two a pair of n - p - n; a pair of p - n - p -, a pair of n - p - n - and a pair of p - n - p transistors, the cell of the third type is made of three p - n - p transistors of the first type, two diodes, two diffusion jumpers and four n - p - n-type transistors of the first type, arranged respectively in two rows along the vertical axis of the cell, the fourth-type cell is made of p-type diffusion resistors of various ratings, combined into one n-type resistive pocket with contacts to the pocket along the edges of the cell and two n - p - n-transistors of the first type, the collector area of which is structurally combined with with a resistive pocket, while between the contact pads of the crystal through each pad, counting from the corner pad along the short side of the chip, p-n-p transistors of increased power of the second type, MON-capacitors are located in series, and along the long side of the chip are arranged one after another through the n - p ground - n-type transistors of increased power of the second type and the n-type region with various p-type diffusion resistors and contacts to this region.

4. A base matrix crystal with a single-level trace of lines of in-circuit connections for analog and analog-to-digital ICs, containing a substrate, n-type regions for placing metallized contact pads for leads from the crystal, located uniformly along the periphery of the crystal and isolated from each other by reverse biased p - n-junction, BMC elements of increased geometric dimensions, located between the contact pads, repeating cells of the same type, located symmetrically relative to the horizontal and the vertical axis of the crystal, resistors, capacitors n - p - n - and p - n - p transistors made with several contacts for switching, and p-type passive zones for laying metallized interconnect routes located between cells and the periphery of the crystal, characterized by the fact that cells of the second, third, fourth, fifth, fifth, sixth, seventh and eighth types are additionally introduced in the interior of the crystal region in relation to the contact pads, and in one part of it there is a first rectangular region containing four cells of the first type, the mutual arrangement of which is symmetrical with respect to the horizontal and vertical axes of the first rectangular region, and cells of the first type along the horizontal axis are pairwise divided by two cells of the second type symmetrical with respect to the vertical axis of the first rectangular region, and below the two lower and two upper cells of the first type four pairwise symmetric with respect to the horizontal and vertical axes of the first rectangular region of the cell of the third type are placed, and on the left the fourth and right outer sides of the region occupied by the cells of the first type are four pairwise symmetric with respect to the horizontal and vertical axes of the first rectangular region of the cell of the fourth type, and each pair of upper and lower cells of the first type is surrounded by cells of the fifth type, in the other part of the inner region of the crystal there is a second a rectangular region containing four identical cells of the sixth type, the mutual arrangement of which is symmetrical about the horizontal and vertical axes of the second rectangular the upper and lower pairs of cells of the sixth type are separated by a cell of the seventh type, elongated along the horizontal axis, and above the upper and lower pairs of cells of the sixth type are located along the horizontal axis along one cell of the seventh and two cells of the eighth type, symmetrical with respect to the horizontal and vertical axes of the second rectangular region, the first and second rectangular regions being separated from the peripheral region of the crystal with contact pads by a p-type passive zone for connecting paths metallization, in which diffusion bridges are regularly located, and elongated contacts to the substrate and n-type pinch resistors are evenly placed along the edge of the crystal behind the contact pads.

5. The crystal according to claim 4, characterized in that the cell of the first type consists of two identical, symmetrically located relative to the horizontal axis of the cell sub-fragments containing each U-shaped region occupied by a chain of six n - p - n-transistors of the first type, in the inside of the recess of which is placed a differential pair of p - n - p transistors of the first type, and an n-type resistive pocket with four diffusion resistors of the same p-type and conical size is located parallel to the horizontal axis between the cell sub-fragments an act to it in the center, as well as two pairs of diffusion jumpers at the edges of the pocket, the cell of the second type contains three differential pairs of n - p - n-transistors of the first type located along the horizontal axis, two capacitors at the p - n junction and one diffusion resistor p -type of a large nominal value in the form of a meander, the cell of the third type contains a pair of n - p - n-transistors of the first type, three p - n - p-transistors of the first type and a diffusion jumper located in a row along the horizontal axis, the cell of the fourth type consists of two pairs p - n - p-transistor of the first type and a large-meander p-type diffusion resistor in the form of a meander located along the vertical axis of the cell, the fifth type cell contains two capacitors at the p-n junction, a set of p-type diffusion resistors of various denominations, combined into two n- resistive pockets type with contacts to pockets and four diffusion jumpers, a cell of the sixth type contains two diffusion jumpers, a resistive pocket in the form of a U-shaped insulated region of n-type with p-type resistors of various type-names and contacts to it, in which, in the region of bends, two n - p - n-transistors of the second type are located symmetrically with respect to the horizontal axis, the collectors of which are structurally combined with the isolated region, and two pairs of n - p - n-transistors of increased power of the third type are placed inside the recess of the isolated region with resistors, and above and below these pairs of transistors, right next to the ends of the insulated pocket with resistors, one p - n - p transistor of the first type is placed symmetrically relative to the horizontal axis of the cell, and on the other hand In the resistive pocket, a differential pair of the same transistors is located, the seventh type cell contains two pairs of n - p - n-transistors of the first type and three pairs of n - p - n-transistors of the second type arranged symmetrically in a row along the horizontal axis, the cell of the eighth type contains in a row along the horizontal axis, an n-type resistive pocket with p-type diffusion resistors of two standard ratings, a pair of matched p-n-p-type transistors of the first type and one diffusion jumper, while between the crista pads through each pad, counting from the corner pad along one short side of the crystal, pairs of matched p - n - p transistors of increased power of the second type are arranged in series, and along the other short side of the crystal are pairs of matched n - p - n transistors of increased power of the third type, while along the long sides of the crystal between the contact pads through each pad are placed n - p - n-transistors of high power of the fourth type, pairs of p - n - p-transistors of increased power of the second type and a pair, consisting of an n - p - n transistor of the third type and p - n - p transistor of the second type.