RU2011131431A - Устройство синхронизации псевдослучайной последовательности с функцией исправления ошибок - Google Patents

Устройство синхронизации псевдослучайной последовательности с функцией исправления ошибок Download PDF

Info

Publication number
RU2011131431A
RU2011131431A RU2011131431/08A RU2011131431A RU2011131431A RU 2011131431 A RU2011131431 A RU 2011131431A RU 2011131431/08 A RU2011131431/08 A RU 2011131431/08A RU 2011131431 A RU2011131431 A RU 2011131431A RU 2011131431 A RU2011131431 A RU 2011131431A
Authority
RU
Russia
Prior art keywords
input
output
key
counter
inverter
Prior art date
Application number
RU2011131431/08A
Other languages
English (en)
Other versions
RU2486682C2 (ru
Inventor
Олег Владимирович Иванцов
Денис Евгеньевич Горохов
Алексей Николаевич Цибуля
Иван Юрьевич Гагарин
Александр Александрович Кузькин
Original Assignee
Государственное образовательное учреждение высшего профессионального образования Академия Федеральной службы охраны Российской Федерации (Академия ФСО России)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Государственное образовательное учреждение высшего профессионального образования Академия Федеральной службы охраны Российской Федерации (Академия ФСО России) filed Critical Государственное образовательное учреждение высшего профессионального образования Академия Федеральной службы охраны Российской Федерации (Академия ФСО России)
Priority to RU2011131431/08A priority Critical patent/RU2486682C2/ru
Publication of RU2011131431A publication Critical patent/RU2011131431A/ru
Application granted granted Critical
Publication of RU2486682C2 publication Critical patent/RU2486682C2/ru

Links

Landscapes

  • Detection And Prevention Of Errors In Transmission (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

Устройство синхронизации псевдослучайной последовательности, содержащее последовательно соединенные первый ключ, ЛРР с обратными связями, блок сравнения, а также второй ключ, выход и вход которого соединены соответственно со входом и выходом ЛРР с обратными связями, другой вход которого подключен ко входу дешифратора, при этом на вход первого ключа, детектора качества канала связи и другой вход блока сравнения подан входной сигнал, а также блок сложения, вход которого подключен к выходу детектора качества канала связи, при этом выход блока сравнения подключен к другому входу блока сложения, счетчик ошибок, отличающееся тем, что введены две ОЛЗ на один бит, управляемый инвертор, третий ключ, счетчик «0» на с совпадений, инвертор «1», счетчик нулей на (m-c) совпадений и запоминающее устройство выбора количества исправляемых ошибок, последовательно соединенные первая ОЛЗ на один бит с управляемым инвертором подключены между выходом из канала связи и входом первого ключа, вход второй ОЛЗ на один бит подключен к выходу цепи обратной связи ЛРР на (k-1) бит, а выход ко входу второго ключа, управляющий вход управляемого инвертора соединен с блоком сложения через третий ключ, вход счетчика «0» на с совпадений подключен к выходу блока сложения, а выход подключен ко входам управления третьего ключа, сброса счетчика ошибок и включения инвертора «1», информационный вход инвертора «1» подключен к выходу блока сложения, а выход подключен к счетчику «0» на (m-c) совпадений, информационный вход счетчика «0» на (m-c) совпадений соединен с выходом инвертора «1», а его выход подключен к управляющим входам первого и второго ключей, выход уст

Claims (1)

  1. Устройство синхронизации псевдослучайной последовательности, содержащее последовательно соединенные первый ключ, ЛРР с обратными связями, блок сравнения, а также второй ключ, выход и вход которого соединены соответственно со входом и выходом ЛРР с обратными связями, другой вход которого подключен ко входу дешифратора, при этом на вход первого ключа, детектора качества канала связи и другой вход блока сравнения подан входной сигнал, а также блок сложения, вход которого подключен к выходу детектора качества канала связи, при этом выход блока сравнения подключен к другому входу блока сложения, счетчик ошибок, отличающееся тем, что введены две ОЛЗ на один бит, управляемый инвертор, третий ключ, счетчик «0» на с совпадений, инвертор «1», счетчик нулей на (m-c) совпадений и запоминающее устройство выбора количества исправляемых ошибок, последовательно соединенные первая ОЛЗ на один бит с управляемым инвертором подключены между выходом из канала связи и входом первого ключа, вход второй ОЛЗ на один бит подключен к выходу цепи обратной связи ЛРР на (k-1) бит, а выход ко входу второго ключа, управляющий вход управляемого инвертора соединен с блоком сложения через третий ключ, вход счетчика «0» на с совпадений подключен к выходу блока сложения, а выход подключен ко входам управления третьего ключа, сброса счетчика ошибок и включения инвертора «1», информационный вход инвертора «1» подключен к выходу блока сложения, а выход подключен к счетчику «0» на (m-c) совпадений, информационный вход счетчика «0» на (m-c) совпадений соединен с выходом инвертора «1», а его выход подключен к управляющим входам первого и второго ключей, выход устройства выбора количества исправляемых ошибок подключен к счетчику ошибок, выход которого подключен ко входам сброса счетчиков нулей на с и (m-c) совпадений, информационный вход счетчика ошибок подключен к выходу блока сложения.
RU2011131431/08A 2011-07-26 2011-07-26 Устройство синхронизации псевдослучайной последовательности с функцией исправления ошибок RU2486682C2 (ru)

Priority Applications (1)

Application Number Priority Date Filing Date Title
RU2011131431/08A RU2486682C2 (ru) 2011-07-26 2011-07-26 Устройство синхронизации псевдослучайной последовательности с функцией исправления ошибок

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
RU2011131431/08A RU2486682C2 (ru) 2011-07-26 2011-07-26 Устройство синхронизации псевдослучайной последовательности с функцией исправления ошибок

Publications (2)

Publication Number Publication Date
RU2011131431A true RU2011131431A (ru) 2013-02-10
RU2486682C2 RU2486682C2 (ru) 2013-06-27

Family

ID=48702559

Family Applications (1)

Application Number Title Priority Date Filing Date
RU2011131431/08A RU2486682C2 (ru) 2011-07-26 2011-07-26 Устройство синхронизации псевдослучайной последовательности с функцией исправления ошибок

Country Status (1)

Country Link
RU (1) RU2486682C2 (ru)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2553089C2 (ru) * 2013-04-22 2015-06-10 Государственное казенное образовательное учреждение высшего профессионального образования Академия Федеральной службы охраны Российской Федерации (Академия ФСО России) Устройство синхронизации рекуррентной последовательностью с функцией выделения зачетных импульсов в скользящем окне
RU2732899C1 (ru) * 2019-08-30 2020-09-24 Некоммерческое частное образовательное учреждение высшего образования Кубанский институт информзащиты Способ защиты от ложной синхронизации при принудительном запуске датчика апериодической псевдослучайной последовательности в условиях организованных помех

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2580806C2 (ru) * 2014-05-19 2016-04-10 Государственное казенное образовательное учреждение высшего профессионального образования Академия Федеральной службы охраны Российской Федерации (Академия ФСО России) УСТРОЙСТВО СИНХРОНИЗАЦИИ НА ОСНОВЕ КОМБИНИРОВАННОГО ПРИМЕНЕНИЯ ДВОЙСТВЕННОГО БАЗИСА ПОЛЯ GF(2k) И ВЫДЕЛЕНИЯ "СКОЛЬЗЯЩЕГО ОКНА" С ОШИБКАМИ
RU2604345C1 (ru) * 2015-09-02 2016-12-10 Франгиз Гильфанетдинович Хисамов Устройство синхронизации псевдослучайной последовательности для систем связи с многочастотными сигналами
RU2621181C1 (ru) * 2016-06-02 2017-05-31 Олег Станиславович Когновицкий Способ цикловой синхронизации с динамической адресацией получателя
RU2636094C1 (ru) * 2016-11-15 2017-11-20 Публичное акционерное общество "Российский институт мощного радиостроения" (ПАО "РИМР") Способ установления битовой синхронизации псевдослучайных последовательностей с использованием принципов декодирования

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SU698145A1 (ru) * 1977-09-27 1979-11-15 Военная Ордена Ленина Краснознаменная Академия Связи Им.С.М.Буденного Устройство синхронизации псевдослучайной последовательности
US5486864A (en) * 1993-05-13 1996-01-23 Rca Thomson Licensing Corporation Differential time code method and apparatus as for a compressed video signal
DE19732894C2 (de) * 1997-07-30 1999-11-11 Siemens Ag Verfahren und Anordnungen zum schnellen Synchronisieren zweier Trägersignale
US6314148B1 (en) * 1998-12-08 2001-11-06 Ericsson Inc Synchronization tracking method
RU2221344C2 (ru) * 2001-12-24 2004-01-10 ООО "Кедах Электроникс Инжиниринг" Устройство передачи и приема дискретной информации с использованием широкополосных шумоподобных сигналов при кодовом разделении каналов
RU56748U1 (ru) * 2006-04-26 2006-09-10 Общество с ограниченной ответственностью "Кедах Электроникс Инжиниринг" Устройство передачи и приема дискретной информации
RU2356167C1 (ru) * 2007-12-29 2009-05-20 Открытое акционерное общество "Концерн "Созвездие" Способ адаптивной передачи данных в радиолинии с псевдослучайной перестройкой рабочей частоты

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
RU2553089C2 (ru) * 2013-04-22 2015-06-10 Государственное казенное образовательное учреждение высшего профессионального образования Академия Федеральной службы охраны Российской Федерации (Академия ФСО России) Устройство синхронизации рекуррентной последовательностью с функцией выделения зачетных импульсов в скользящем окне
RU2732899C1 (ru) * 2019-08-30 2020-09-24 Некоммерческое частное образовательное учреждение высшего образования Кубанский институт информзащиты Способ защиты от ложной синхронизации при принудительном запуске датчика апериодической псевдослучайной последовательности в условиях организованных помех

Also Published As

Publication number Publication date
RU2486682C2 (ru) 2013-06-27

Similar Documents

Publication Publication Date Title
RU2011131431A (ru) Устройство синхронизации псевдослучайной последовательности с функцией исправления ошибок
RU2014147733A (ru) Избыточные биты физически неклонируемой функции
SG10201900023RA (en) Semiconductor Memory Devices, Memory Systems And Methods Of Operating Semiconductor Memory Devices
US10461925B2 (en) Hardware masked substitution box for the data encryption standard
JP2018507468A (ja) ビットセル整定時間に基づいて乱数を生成するための方法および装置
JP2016504002A5 (ru)
Constantin et al. An FPGA-based 4 Mbps secret key distillation engine for quantum key distribution systems
DK1867096T3 (da) Fremgangsmåde og system til modtagelse af et multimediasignal, kryptografisk enhed til denne fremgangsmåde til modtagelse og system, fremgangsmåde og sort boks til fremstilling af den kryptografiske enhed
WO2015100917A1 (zh) 实现数据纠错的方法及装置、计算机存储介质
US9092312B2 (en) System and method to inject a bit error on a bus lane
US10601448B2 (en) Reduced latency error correction decoding
Afşer et al. On the channel-specific construction of polar codes
RU2013118501A (ru) Устройство синхронизации рекуррентной последовательностью с функцией выделения зачетных импульсов в скользящем окне
RU2580806C2 (ru) УСТРОЙСТВО СИНХРОНИЗАЦИИ НА ОСНОВЕ КОМБИНИРОВАННОГО ПРИМЕНЕНИЯ ДВОЙСТВЕННОГО БАЗИСА ПОЛЯ GF(2k) И ВЫДЕЛЕНИЯ "СКОЛЬЗЯЩЕГО ОКНА" С ОШИБКАМИ
Jafari et al. Code construction for multiple sources network coding
US10623018B2 (en) Method of arrangement of an algorithm in cyclic redundancy check
US11743037B2 (en) Quantum key distribution system and method for performing differential phase shift in a quantum network
US12101366B2 (en) Data transmission framing
Frid et al. The number of binary rotation words∗
SU526898A1 (ru) Устройство дл исправлени ошибок в кодовой комбинации
RU2014126251A (ru) Устройство для мажоритарного выбора сигналов (3 варианта)
Jhade et al. On the Convergence of Three Step Iterative Process for Three Asymptotically Nonexpansive Multi-maps in Banach Spaces
Zhang et al. Entire functions sharing zero CM with their high order difference operators
Schranz et al. Experimental Time-of-Arrival Quantum Random Number Generation with Dead Time Overestimation
Mercier Communication over channels with symbol synchronization errors

Legal Events

Date Code Title Description
MM4A The patent is invalid due to non-payment of fees

Effective date: 20130727