RU2009148255A - Асинхронный двоичный счетчик - Google Patents
Асинхронный двоичный счетчик Download PDFInfo
- Publication number
- RU2009148255A RU2009148255A RU2009148255/08A RU2009148255A RU2009148255A RU 2009148255 A RU2009148255 A RU 2009148255A RU 2009148255/08 A RU2009148255/08 A RU 2009148255/08A RU 2009148255 A RU2009148255 A RU 2009148255A RU 2009148255 A RU2009148255 A RU 2009148255A
- Authority
- RU
- Russia
- Prior art keywords
- input
- counting
- output
- counter
- inputs
- Prior art date
Links
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Logic Circuits (AREA)
- Measurement Of Radiation (AREA)
Abstract
Асинхронный двоичный счетчик, состоящий из нескольких последовательно расположенных идентичных счетных секций, первые выходы которых являются выходом счетчика, вторые выходы предшествующих счетных секций соединены с первыми входами последующих счетных секций, первый вход первой счетной секции соединен со счетным входом счетчика, а второй выход последней счетной секции не подключен ни к одной из цепей, вторые входы счетных секций объединены между собой и подключены ко входу синхронизации параллельной загрузки счетчика, третьи входы счетных секций являются информационными входами параллельной загрузки счетчика, при этом каждая счетная секция содержит счетный триггер и схему управления для его параллельной загрузки, отличающийся тем, что в каждую счетную секцию дополнительно введена схема управления межразрядным переносом, содержащая элемент ИЛИ, три элемента И и элемент НЕ, вход которого соединен с четвертым входом счетной секции и первым входом первого элемента И, второй вход которого подключен к первому входу счетной секции и ко второму входу второго элемента И, выход которого подключен к счетному входу счетного триггера, первый вход второго элемента И соединен с выходом элемента НЕ и первым входом третьего элемента И, второй вход которого соединен с инверсным выходом счетного триггера, а выход третьего элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход элемента ИЛИ соединен со вторым выходом счетной секции, причем четвертые входы счетных секций являются четвертыми входами счетчика для задания кода счетной маски.
Claims (1)
- Асинхронный двоичный счетчик, состоящий из нескольких последовательно расположенных идентичных счетных секций, первые выходы которых являются выходом счетчика, вторые выходы предшествующих счетных секций соединены с первыми входами последующих счетных секций, первый вход первой счетной секции соединен со счетным входом счетчика, а второй выход последней счетной секции не подключен ни к одной из цепей, вторые входы счетных секций объединены между собой и подключены ко входу синхронизации параллельной загрузки счетчика, третьи входы счетных секций являются информационными входами параллельной загрузки счетчика, при этом каждая счетная секция содержит счетный триггер и схему управления для его параллельной загрузки, отличающийся тем, что в каждую счетную секцию дополнительно введена схема управления межразрядным переносом, содержащая элемент ИЛИ, три элемента И и элемент НЕ, вход которого соединен с четвертым входом счетной секции и первым входом первого элемента И, второй вход которого подключен к первому входу счетной секции и ко второму входу второго элемента И, выход которого подключен к счетному входу счетного триггера, первый вход второго элемента И соединен с выходом элемента НЕ и первым входом третьего элемента И, второй вход которого соединен с инверсным выходом счетного триггера, а выход третьего элемента И соединен с первым входом элемента ИЛИ, второй вход которого соединен с выходом первого элемента И, а выход элемента ИЛИ соединен со вторым выходом счетной секции, причем четвертые входы счетных секций являются четвертыми входами счетчика для задания кода счетной маски.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2009148255/08A RU2452084C2 (ru) | 2009-12-24 | 2009-12-24 | Асинхронный двоичный счетчик |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
RU2009148255/08A RU2452084C2 (ru) | 2009-12-24 | 2009-12-24 | Асинхронный двоичный счетчик |
Publications (2)
Publication Number | Publication Date |
---|---|
RU2009148255A true RU2009148255A (ru) | 2011-06-27 |
RU2452084C2 RU2452084C2 (ru) | 2012-05-27 |
Family
ID=44738838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
RU2009148255/08A RU2452084C2 (ru) | 2009-12-24 | 2009-12-24 | Асинхронный двоичный счетчик |
Country Status (1)
Country | Link |
---|---|
RU (1) | RU2452084C2 (ru) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4012722A (en) * | 1975-09-20 | 1977-03-15 | Burroughs Corporation | High speed modular mask generator |
SU1555856A1 (ru) * | 1988-12-20 | 1990-04-07 | Винницкий политехнический институт | Асинхронный реверсивный двоичный счетчик |
SU1750056A1 (ru) * | 1990-10-01 | 1992-07-23 | Винницкий политехнический институт | Асинхронный реверсивный двоичный счетчик |
US5943386A (en) * | 1995-05-24 | 1999-08-24 | Hughes Electronics | High-speed synchronous counter circuitry |
-
2009
- 2009-12-24 RU RU2009148255/08A patent/RU2452084C2/ru not_active IP Right Cessation
Also Published As
Publication number | Publication date |
---|---|
RU2452084C2 (ru) | 2012-05-27 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016122488A5 (ja) | シフトレジスタ | |
RU2008119742A (ru) | Логический преобразователь | |
DE602009000943D1 (de) | Verzögerungsunempfindlicher asynchroner Schaltkreis mit Verzögerungseinschaltschaltkreis | |
EP3056998A3 (en) | Configurable serial and pulse width modulation interface | |
DE602004006841D1 (de) | Elektronischer schaltkreis mit einem feld programmierbarer logischer zellen | |
RU2009148255A (ru) | Асинхронный двоичный счетчик | |
EP2645568A3 (en) | Variable delay circuit | |
RU2008119753A (ru) | Компаратор двоичных чисел | |
RU2017137900A (ru) | Регистр сдвига | |
UA132346U (uk) | Пристрій сортування масивів двійкових чисел | |
RU2011148883A (ru) | Самоконтролируемый автомат | |
RU2013125898A (ru) | Устройство управления передачей данных по радиоканалу | |
US9798305B2 (en) | Calculation device | |
UA96436U (uk) | Формувач одиночної симетричної триімпульсної кодової серії з програмованими часовими параметрами | |
UA96447U (uk) | Формувач одиночної симетричної триімпульсної кодової серії з програмованими часовими параметрами | |
UA96843U (uk) | Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами | |
UA132145U (uk) | Різницево-модульний квадратор | |
UA125713U (uk) | ПРИСТРІЙ ДЛЯ ВИЗНАЧЕННЯ ЛИШКІВ a=A(modm) НАТУРАЛЬНОГО ЧИСЛА А ЗА ДОВІЛЬНИМ МОДУЛЕМ m СИСТЕМИ ЗАЛИШКОВИХ КЛАСІВ | |
UA108333U (uk) | Квадратор | |
UA103964U (ru) | Формирователь периодической последовательности трехимпульсных кодовых серий с программируемой длительностью паузы между импульсами в серии | |
UA104183U (ru) | Формирователь периодической последовательности симметричных трехимпульсных кодовых серий с программируемой длительностью импульсов | |
UA96876U (uk) | Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами | |
UA78098U (ru) | Устройство обнаружения ошибок | |
UA96864U (uk) | Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами | |
UA96481U (uk) | Формувач одиночної триімпульсної кодової серії з програмованими часовими параметрами |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
MM4A | The patent is invalid due to non-payment of fees |
Effective date: 20121225 |