RU2008135859A

RU2008135859A - Дифференциальный усилитель с управляемым усилением

Info

Publication number: RU2008135859A
Application number: RU2008135859/09A
Authority: RU
Inventors: Николай Николаевич Прокопенко (RU); Николай Николаевич Прокопенко; Даниил Николаевич Конев (RU); Даниил Николаевич Конев; Александр Игоревич Серебряков (RU); Александр Игоревич Серебряков
Priority date: 2008-09-04
Filing date: 2008-09-04
Publication date: 2010-03-10
Also published as: RU2388138C1

Abstract

1. Дифференциальный усилитель с управляемым усилением, содержащий первый (1) и второй (2) входные транзисторы, эмиттеры которых связаны друг с другом через встречно включенные первый (3) и второй (4) p-n переходы и подключены к первому (5) и второму (6) источникам опорного тока, цепь нагрузки (7), связанную с коллекторами первого (1) и второго (2) входных транзисторов, третий источник опорного тока (8), подключенный к общей точке встречно включенных первого (3) и второго (4) p-n переходов, отличающийся тем, что в схему введены первый (11) и второй (12) управляющие транзисторы, базы которых подключены к управляющему входу (13) дифференциального усилителя, объединенные коллекторы связаны с третьим источником опорного тока (8), эмиттер первого (11) управляющего транзистора соединен с эмиттером первого (1) входного транзистора, а эмиттер второго (12) управляющего транзистора соединен с эмиттером второго (2) входного транзистора. ! 2. Устройство по п.1, отличающееся тем, что эмиттеры первого (11) и второго (12) управляющих транзисторов связаны с эмиттерами первого (1) и второго (2) входных транзисторов через первый (13) и второй (14) дополнительные резисторы и подключены соответственно к первому (15) и второму (16) дополнительным источникам опорного тока. ! 3. Устройство по п.2, отличающееся тем, что эмиттеры первого (11) и второго (12) дополнительных транзисторов связаны друг с другом.

Claims

1. Дифференциальный усилитель с управляемым усилением, содержащий первый (1) и второй (2) входные транзисторы, эмиттеры которых связаны друг с другом через встречно включенные первый (3) и второй (4) p-n переходы и подключены к первому (5) и второму (6) источникам опорного тока, цепь нагрузки (7), связанную с коллекторами первого (1) и второго (2) входных транзисторов, третий источник опорного тока (8), подключенный к общей точке встречно включенных первого (3) и второго (4) p-n переходов, отличающийся тем, что в схему введены первый (11) и второй (12) управляющие транзисторы, базы которых подключены к управляющему входу (13) дифференциального усилителя, объединенные коллекторы связаны с третьим источником опорного тока (8), эмиттер первого (11) управляющего транзистора соединен с эмиттером первого (1) входного транзистора, а эмиттер второго (12) управляющего транзистора соединен с эмиттером второго (2) входного транзистора.

2. Устройство по п.1, отличающееся тем, что эмиттеры первого (11) и второго (12) управляющих транзисторов связаны с эмиттерами первого (1) и второго (2) входных транзисторов через первый (13) и второй (14) дополнительные резисторы и подключены соответственно к первому (15) и второму (16) дополнительным источникам опорного тока.

3. Устройство по п.2, отличающееся тем, что эмиттеры первого (11) и второго (12) дополнительных транзисторов связаны друг с другом.