RU2007736C1

RU2007736C1 - Device for determination of phase shift between two sine signals

Info

Publication number: RU2007736C1
Authority: RU
Inventors: Борис Георгиевич Келехсаев
Original assignee: Борис Георгиевич Келехсаев
Priority date: 1992-02-18
Filing date: 1992-02-18
Publication date: 1994-02-15

Abstract

FIELD: instruments. SUBSTANCE: device has memory unit , amplitude detector , control pulse generator , unit for determination of difference between phases, phase synchronization determination unit , dividing unit , trigonometric function generator , controlled amplifier , controlled adder . EFFECT: increased functional capabilities. 4 cl, 5 dwg

Description

Изобретение относится к области измерительной техники, в частности к устройствам измерения фазовых сдвигов синусоидальных электрических сигналов и может быть использовано при определении фазовочастотных характеристик преимущественно в инфранизкочастотном диапазоне при калибровке измерительных каналов и обработке регистрируемых сигналов. The invention relates to the field of measurement technology, in particular to devices for measuring the phase shifts of sinusoidal electrical signals and can be used to determine phase-frequency characteristics mainly in the infra-low frequency range when calibrating the measuring channels and processing the recorded signals.

К устройству предъявляются требования обеспечения высокой точности измерения фазовых сдвигов, допускающие изменения амплитуд сигналов в широком динамическом диапазоне. The device is required to ensure high accuracy of the measurement of phase shifts, allowing changes in signal amplitudes in a wide dynamic range.

Известно простое устройство определения сдвига фаз, содержащее перемножитель этих исследуемых сигналов и устройство, выделяющее постоянную составляющую полученного от перемножения сигналов. Величина напряжения этой постоянной составляющей пропорциональна абсолютному значению фазового сдвига. A simple device for determining the phase shift is known, comprising a multiplier of these test signals and a device that emits a constant component obtained from the multiplication of signals. The voltage value of this constant component is proportional to the absolute value of the phase shift.

Устройство характеризуется незначительной точностью определения, особенно, в инфранизкочастотной области из-за необходимости выделять постоянную составляющую с высокой точностью, полученную от перемножения сигналов. The device is characterized by insignificant accuracy of determination, especially in the infra-low-frequency region due to the need to isolate the constant component with high accuracy obtained from the multiplication of signals.

Более сложные устройства позволяют повысить точность. More sophisticated devices can improve accuracy.

Известно также устройство для измерения фазового сдвига между двумя напряжениями, содержащее два ключевых детектора и общий вспомогательный гетеродин-генератор синуса с частотой, близкой к частоте в кратное число раз большей частоты измеряемых колебаний, а также преобразователи синуса в остроконечные импульсы и фильтры нижних частот, выделяющие огибающую, а измеряют фазометром разность фаз между огибающими, которая равна искомой разности фаз, умноженной на коэффициент кратности между частотой генератора и частотой исследуемого сигнала. Also known is a device for measuring the phase shift between two voltages, containing two key detectors and a common auxiliary sine heterodyne generator with a frequency close to the frequency that is a multiple of the frequency of the measured oscillations, as well as sine to pointed pulses and low-pass filters, which isolate the envelope, and a phase meter measures the phase difference between the envelopes, which is equal to the desired phase difference times the multiplicity coefficient between the frequency of the generator and the frequency of the signal la.

Такое устройство измеряют вместо искомого значения разности фаз другие значения разности фаз, при этом измеряют также и отношение частот, поэтому точность такого устройства весьма невысока. Instead of the desired value of the phase difference, such a device is measured by other values of the phase difference, while the frequency ratio is also measured, therefore the accuracy of such a device is very low.

Известно устройство для измерения фазового сдвига двух синусоидальных сигналов, содержащее модулятор, генератор несущей частоты, фильтр низкой частоты, регистратор, демодулятор, множительное устройство, которое имеет преимущество перед указанным выше, однако, оно является невысоким по точности, так как используется много промежуточных действий - модуляция, демодуляция, перемножение. Точность измерений существенно снижается при уменьшении амплитуды исследуемых сигналов. A device for measuring the phase shift of two sinusoidal signals, containing a modulator, a carrier frequency generator, a low-pass filter, a registrar, a demodulator, a multiplier device that has an advantage over the above, however, it is low in accuracy, because it uses many intermediate steps - modulation, demodulation, multiplication. The measurement accuracy decreases significantly with decreasing amplitude of the studied signals.

Наиболее близким техническим решением к заявляемому по большему количеству сходных технических признаков является устройство, содержащее фильтрующие устройства, отделяющие синусоидальные сигналы от постоянной составляющей, фазосдвигающие блоки, которые сдвигают оба сигнала на угол π /2 в сторону опережения, и аналоговый запоминающий блок с устройствами выборки и хранения, который измеряет и запоминает четыре мгновенных сигнала в одно и то же время (два - после фильтра и два - после фазосдвигающих блоков), а разность фаз определяют с помощью решающего блока, который реализует математическую зависимость:
ΔF= signU₁₁[arccosU₁₂/

] -signU₁₂[arccosU₂₂/

] .The closest technical solution to the claimed one for a larger number of similar technical features is a device containing filtering devices that separate sinusoidal signals from a constant component, phase-shifting units that shift both signals by an angle π / 2 in the advance direction, and an analog storage unit with sampling devices and storage, which measures and remembers four instantaneous signals at the same time (two after the filter and two after phase-shifting units), and the phase difference is determined using a decisive block that implements a mathematical dependence:
ΔF = signU ₁₁ [arccosU ₁₂ /

] -signU ₁₂ [arccosU ₂₂ /

].

Как видно из этого выражения, решающий блок содержит блоки деления, формирователь импульсов, функциональные преобразователи-устройства извлечения корня квадратного из суммы квадратов двух величин, тригонометрические преобразователи, сумматоры с блоками управления знаком (управляемыми усилителями). As can be seen from this expression, the decisive block contains division blocks, a pulse shaper, functional converters-devices for extracting the square root of the sum of squares of two quantities, trigonometric converters, adders with sign control units (controlled by amplifiers).

В результате, погрешность измерения фазового сдвига по-прежнему велика особенно, в области инфранизких частот из-за наличия четырех составляющих погрешностей от измерений четырех мгновенных значений и необходимости измерений значений корня квадратного из суммы квадратов двух величин. As a result, the error in the measurement of the phase shift is still especially large in the area of infralow frequencies due to the presence of four component errors from the measurements of four instantaneous values and the need to measure the values of the square root of the sum of the squares of two quantities.

Целью изобретения является повышение точности определения сдвига фаз. The aim of the invention is to improve the accuracy of determining the phase shift.

Цель в устройстве измерения сдвига фаз, содержащем устройство выборки и хранения, вход которого соединен с одним из входов устройства, блок деления, тригонометрический преобразователь, блок управления знаком (управляемый усилитель), формирователь управляющих импульсов, управляемый сумматор, достигается тем, что дополнительно введены пиковый детектор, устройство определения знака разности фаз двух синусоидальных сигналов, устройство определения синфазности, причем первый вход устройства соединен также с первыми входами пикового детектора, формирователя управляющих импульсов и устройства определения знака разности фаз, вторые входы двух последних соединены с другим входом устройства и с первым входом устройства определения синфазности, причем первый выход формирователя управляющих импульсов подключен к вторым (управляющим) входам устройства определения синфазности, устройства выборки и хранения, пикового детектора, выходы последних двух подключены соответственно к первому и второму входам блока деления, причем второй вход последнего подключен также и к третьему входу устройства определения синфазности, а последовательно с блоком соединены тригонометрический преобразователь, управляемый усилитель и управляемый сумматор, причем второй (управляющий) вход управляемого усилителя подключен к выходу устройства определения знака разности фаз, к второму входу управляемого сумматора подключен источник опорного напряжения, выход устройства определения синфазности соединен с третьими (управляющими) входами формирователя управляющих импульсов и управляемого сумматора, четвертый (управляющий) вход которого соединен со вторым выходом формирователя управляющих импульсов и третьим (управляющим) входом блока деления, а его выход соединен с выходом устройства: формирователь управляющих импульсов содержит первые фазовращатели и компаратор, входы которых подключены к первому входу формирователя управляющих импульсов, последовательно с первым фазовращателем соединен второй компаратор, выход которого подключен к первому входу элемента ИЛИ, а второй вход формирователя управляющих импульсов подключен к входу управляющего усилителя, последовательно с которым соединены второй фазовращатель и третий компаратор, выход которого подключен ко второму входу элемента ИЛИ, выход которого подключен к первому входу элемента И-НЕ, второй вход которого соединен с выходом первого компаратора, причем второй (управляющий) вход управляющего усилителя подключен к третьему входу формирователя управляющих импульсов, первый и второй выходы которого соединены с выходами элементов ИЛИ и И-НЕ соответственно: устройство определения синфазности содержит последовательно соединенные устройство выборки и хранения, умножитель и компаратор, причем первый вход устройства выборки и хранения соединен с первым входом устройства определения синфазности, второй вход которого подключен ко вторым (управляющим) входам устройства выборки и хранения и компаратора, второй вход умножителя соединен с третьим входом устройства определения синфазности, выход которого подключен к выходу компаратора; управляемый сумматор содержит сумматор, аналоговый ключ и управляемый усилитель, вход которого соединен с выходом сумматора, причем первый вход управляемого сумматора соединен с первым входом сумматора, второй вход которого подключен к выходу аналогового ключа, первый вход которого соединен со вторым входом управляемого сумматора, третий вход которого подключен ко вторым (управляющим) входам аналогового ключа и управляемого усилителя, третий вход которого подключен к четвертому входу управляемого сумматора, выход которого соединен с выходом управляемого усилителя. The purpose of the phase shift measuring device comprising a sampling and storage device, the input of which is connected to one of the device inputs, a division unit, a trigonometric converter, a sign control unit (controlled amplifier), a control pulse shaper, a controlled adder, is achieved by additionally introducing a peak a detector, a device for determining the sign of the phase difference of two sinusoidal signals, a device for determining phase matching, and the first input of the device is also connected to the first inputs of the peak det a torus, a driver pulse generator and a device for determining the sign of the phase difference, the second inputs of the last two are connected to the other input of the device and to the first input of the in-phase detection device, and the first output of the driver of the pulse pulses is connected to the second (control) inputs of the in-phase detection device, a sampling and storage device peak detector, the outputs of the last two are connected respectively to the first and second inputs of the division unit, and the second input of the latter is also connected to the third the input of the in-phase detection device, and a trigonometric converter, a controlled amplifier and a controlled adder are connected in series with the unit, the second (control) input of the controlled amplifier connected to the output of the phase difference sign determination device, the reference voltage source connected to the second input of the controlled adder, the output of the in-phase detection device connected to the third (control) inputs of the shaper of control pulses and the controlled adder, the fourth (control) input to it is connected to the second output of the control pulse shaper and the third (control) input of the division unit, and its output is connected to the output of the device: the control pulse shaper contains the first phase shifters and a comparator, the inputs of which are connected to the first input of the control pulse shaper, the second is connected in series with the first phase shifter a comparator, the output of which is connected to the first input of the OR element, and the second input of the driver of the control pulses is connected to the input of the control amplifier, after with which the second phase shifter and the third comparator are connected, the output of which is connected to the second input of the OR element, the output of which is connected to the first input of the AND-NOT element, the second input of which is connected to the output of the first comparator, the second (control) input of the control amplifier connected to the third the input of the driver of the control pulses, the first and second outputs of which are connected to the outputs of the elements OR and NAND, respectively: the device for determining the common mode contains serially connected devices in sampling and storage, a multiplier and a comparator, the first input of the sampling and storage device is connected to the first input of the in-phase detection device, the second input of which is connected to the second (control) inputs of the sampling and storage device and the comparator, the second input of the multiplier is connected to the third input of the determination device common mode, the output of which is connected to the output of the comparator; the controlled adder contains an adder, an analog key and a controlled amplifier, the input of which is connected to the output of the adder, the first input of the controlled adder connected to the first input of the adder, the second input of which is connected to the output of the analog key, the first input of which is connected to the second input of the controlled adder, the third input which is connected to the second (control) inputs of the analog switch and the controlled amplifier, the third input of which is connected to the fourth input of the controlled adder, the output of which is connected to controlled amplifier output.

Функциональная схема устройства представлена на фиг. 1. A functional diagram of the device is shown in FIG. 1.

Устройство определения сдвига фаз двух синусоидальных сигналов содержит: устройство 1 выборки и хранения, пиковый детектор 2, формирователь 3 управляющих импульсов, устройство 4 определения знака разности фаз, устройство 5 определения синфазности, блок деления 6, тригонометрический преобразователь 7, управляемый усилитель 8, управляемый сумматор 9. A device for determining the phase shift of two sinusoidal signals contains: a sampling and storage device 1, a peak detector 2, a control pulse generator 3, a phase difference sign determination device 4, a phase detection device 5, a division unit 6, a trigonometric converter 7, a controlled amplifier 8, a controlled adder 9.

Блоки соединены между собой следующим образом. Первый вход устройства соединен с первыми входами устройства 1 выборки и хранения, пикового детектора 2, формирователя 3 управляющих импульсов и устройства 4 определения знака разности фаз. Вторые входы двух последних блоков соединены с другим входом устройства и с первым входом устройства 5 определения синфазности. Первый выход формирователя 4 управляющих импульсов подключен ко вторым (управляющим) входам устройства 5 определения синфазности, устройства 1 выборки и хранения, пикового детектора 2, а выходы УВХ 1 и пикового детектора 2 подключены соответственно к первому и второму входам блока деления 6. Второй вход этого блока 6 подключен также и к третьему входу устройства 5 определения синфазности, а последовательно с блоком деления 6 включены тригонометрический преобразователь 7, управляемый усилитель 8 и управляемый сумматор 9. Второй (управляющий) вход управляемого усилителя 8 подключен к выходу устройства 4 определения знака разности фаз. Ко второму входу управляемого сумматора 9 подключен источник опорного напряжения. Выход устройства 5 определения синфазности соединен с третьими (управляющими) входами формирователя 4 управляющих импульсов и управляемого сумматора 9, четвертый (управляющий) вход которого соединен со вторым выходом формирователя 4 управляющих импульсов и третьим (управляющим) входом блока деления 6. Выход управляемого усилителя 9 соединен с выходом устройства. The blocks are interconnected as follows. The first input of the device is connected to the first inputs of the device 1 sampling and storage, peak detector 2, driver 3 of the control pulses and device 4 for determining the sign of the phase difference. The second inputs of the last two blocks are connected to the other input of the device and to the first input of the device 5 for determining the common mode. The first output of the driver 4 of the control pulses is connected to the second (control) inputs of the in-phase detection device 5, the sampling and storage device 1, the peak detector 2, and the outputs of the UVX 1 and peak detector 2 are connected respectively to the first and second inputs of the division unit 6. The second input of this unit 6 is also connected to the third input of the in-phase determination device 5, and a trigonometric converter 7, a controlled amplifier 8 and a controlled adder 9 are connected in series with the division unit 6. The second (control) input d managed amplifier 8 is connected to the output device 4 for determining a phase difference sign. To the second input of the controlled adder 9 is connected to a reference voltage source. The output of the in-phase determination device 5 is connected to the third (control) inputs of the control pulse generator 4 and the controlled adder 9, the fourth (control) input of which is connected to the second output of the control pulse generator 4 and the third (control) input of the division unit 6. The output of the controlled amplifier 9 is connected with the output of the device.

Блок-схема формирователя 3 управляющих импульсов представлена на фиг. 2. The block diagram of the control pulse generator 3 is shown in FIG. 2.

Формирователь 3 управляющих импульсов содержит: первый и второй фазовращатели 10 и 14 соответственно первый, второй и третий компараторы 11, 12 и 15 соответственно, управляемый усилитель 13, цифровые логические элементы: ИЛИ 16 и И-НЕ 17. При этом у первых фазовращателя 10 и компаратора 11 входы подключены к первому входу формирователя 3 управляющих импульсов. Последовательно с первым фазовращателем 10 включен второй компаратор 12, выход которого подключен к первому входу элемента ИЛИ 16. Второй вход формирователя 3 управляющих импульсов подключен к входу управляющего усилителя 13, последовательно с которым включены второй фазовращатель 14 и третий компаратор 15, выход которого подключен ко второму входу элемента ИЛИ 16. Выход этого элемента ИЛИ 16 подключен к первому входу элемента И-НЕ 17, второй вход которого соединен с выходом первого компаратора 11. Второй (управляющий) вход управляющего усилителя 13 подключен к третьему входу формирователя 3 управляющих импульсов. Первый и второй выходы формирователя 3 управляющих импульсов соединены с выходами элементов ИЛИ 16 и И-НЕ 17 соответственно. Shaper 3 of the control pulses contains: the first and second phase shifters 10 and 14, respectively, the first, second and third comparators 11, 12 and 15, respectively, a controlled amplifier 13, digital logic elements: OR 16 and AND NOT 17. Moreover, the first phase shifter 10 and comparator 11 inputs are connected to the first input of the shaper 3 control pulses. In series with the first phase shifter 10, a second comparator 12 is connected, the output of which is connected to the first input of the OR element 16. The second input of the driver 3 of the control pulses is connected to the input of the control amplifier 13, in series with which the second phase shifter 14 and the third comparator 15 are connected, the output of which is connected to the second the input of the OR element 16. The output of this OR element 16 is connected to the first input of the AND-NOT 17 element, the second input of which is connected to the output of the first comparator 11. The second (control) input of the control amplifier 1 3 is connected to the third input of the shaper 3 control pulses. The first and second outputs of the driver 3 of the control pulses are connected to the outputs of the elements OR 16 and AND 17, respectively.

Блок-схема устройства 5 определения синфазности представлена на фиг. 3. The block diagram of the in-phase detection device 5 is shown in FIG. 3.

Устройство 5 определения синфазности содержит последовательно соединенные устройство 18 выборки и хранения, умножитель 19 и компаратор 20. Первый вход устройства 18 выборки и хранения соединен с первым входом устройства 5 определения синфазности, второй вход которого подключен ко вторым (управляющим) входам устройства 18 выборки и хранения и компаратора 20. Второй вход умножителя 19 соединен с третьим входом устройства 5 определения синфазности, выход которого подключен к выходу компаратора 20. The in-phase detection device 5 comprises series-connected sampling and storage device 18, a multiplier 19 and a comparator 20. The first input of the sampling and storage device 18 is connected to the first input of the in-phase detection device 5, the second input of which is connected to the second (control) inputs of the sampling and storage device 18 and a comparator 20. The second input of the multiplier 19 is connected to the third input of the in-phase detection device 5, the output of which is connected to the output of the comparator 20.

Блок-схема управляемого усилителя 9 представлена на фиг. 4. A block diagram of a controlled amplifier 9 is shown in FIG. 4.

Управляемый сумматор 9 содержит сумматор 21, аналоговый ключ 22 и управляемый усилитель 23, вход которого соединен с выходом сумматора 21. Первый вход управляемого сумматора 9 соединен с первым входом сумматора 21, второй вход которого подключен к выходу аналогового ключа 22. Первый вход ключа 22 соединен со вторым входом управляемого сумматора 9, третий вход которого подключен ко вторым (управляющим) входам аналогового ключа 22 и управляемого усилителя 23. Третий вход этого управляемого усилителя 23 подключен к четвертому входу управляемого сумматора 9, выход которого соединен с выходом управляемого усилителя 23. The controlled adder 9 contains an adder 21, an analog switch 22 and a controlled amplifier 23, the input of which is connected to the output of the adder 21. The first input of the controlled adder 9 is connected to the first input of the adder 21, the second input of which is connected to the output of the analog key 22. The first input of the key 22 is connected with the second input of the controlled adder 9, the third input of which is connected to the second (control) inputs of the analog switch 22 and the controlled amplifier 23. The third input of this controlled amplifier 23 is connected to the fourth input of the controlled sum pa 9, whose output is connected to the output of the amplifier 23 managed.

Временные диаграммы работы устройства представлены на фиг. 5. Timing diagrams of the operation of the device are shown in FIG. 5.

Устройство работает следующим образом. Исследуемый сигнал синусоидальной формы, например U_x(t), является измерительным, а сигнал U_y(t) является опорным. Тогда входной сигнал U_g(t) поступает одновременно на первые входы устройства 1 выборки и хранения, пикового детектора 2, формирователя импульсов 3 и устройства определения знака разности фаз 4, а входной сигнал U_t(t) поступает одновременно на вторые входы формирователя 3 управляющих импульсов, устройства 4 определения знака разности фаз и первый вход устройства 5 определения синфазности.The device operates as follows. The studied signal of a sinusoidal shape, for example, U _x (t), is a measuring one, and the signal U _y (t) is a reference. Then the input signal U _g (t) is supplied simultaneously to the first inputs of the sampling and storage device 1, peak detector 2, pulse shaper 3 and the phase difference sign determination device 4, and the input signal U _t (t) is supplied simultaneously to the second inputs of the control shaper 3 pulses, devices 4 determine the sign of the phase difference and the first input of the device 5 determine the in-phase.

Формирователь 3 управляющих импульсов формирует два цифровых логических выходных сигнала, один из которых U₁₆ является сигналом выборки-хранения для УВХ 1 и поступает одновременно на вторые (управляющие) входы УВХ 1, пикового детектора 2 и устройства 5 определения синфазности: другой выходной сигнал U₁₇ является блокирующим при значении логической единицы и измерительным при значении логического нуля для выходных каскадов блока деления 6 и управляемого сумматора 9. Формирование этих выходных импульсов поясняется диаграммой (см. фиг. 5), и структурной схемой (см. фиг. 2).Shaper 3 of the control pulses generates two digital logical output signals, one of which U ₁₆ is a sample-storage signal for UVX 1 and is supplied simultaneously to the second (control) inputs of UVX 1, peak detector 2 and phase detection device 5: another output signal U ₁₇ is blocking at the value of a logical unit and measuring at a value of logical zero for the output stages of the division unit 6 and the controlled adder 9. The formation of these output pulses is illustrated by a diagram (see Fig. 5), and kturnoy scheme (see. Fig. 2).

Входной измеряемый сигнал U_x(t) поступает одновременно на первый компаратор 11 и первый фазовращатель 10, на выходе которого получают сигнал U_x'(t), сдвинутый на 90^о относительно U_x(t), как показано на фиг. 5-1. Сигнал U_x'(t) поступает на вход второго компаратора 12, на выходе которого формируется последовательность импульсов - напряжение U₁₂ (фиг. 5-2).The input measured signal U _{x (} t) is supplied simultaneously to the first comparator 11 and the first phase shifter 10, the output of which receives a signal U _x '(t), shifted 90 ^° relative to U _x (t), as shown in FIG. 5-1. The signal U _x '(t) is fed to the input of the second comparator 12, the output of which is formed by a sequence of pulses - voltage U ₁₂ (Fig. 5-2).

Входное (опорное) напряжение U_y(t) поступает на первый вход управляемого усилителя 13, коэффициент передачи которого может принимать значение +1 или -1 в зависимости от значения логического управляющего сигнала с выхода устройства 3 определения синфазности: коэффициент передачи равен +1, когда сдвиг фаз ΔF между сигналами U_x(t) и U_y(t) имеет значения 1 Δ F₁ ≅90^о, и равен -1, когда сдвиг фаз Δ F имеет значение: 90^о<1 ΔF₁ ≅180^о.
Таким образом, на выходе управляемого усилителя 13 всегда имеют напряжение U_y(t), сдвиг фаз которого относительно U_x(t) имеет значение I Δ F_I ≅90^о, как показано на фиг. 5-1. Это напряжение поступает на второй фазовращатель 14, на выходе которого формируется сигнал U_y'(t), сдвинутый на 90^о относительно U_y(t), как показано на фиг. 5-1. Напряжение U_y'(t) поступает на вход третьего компаратора 15, на выходе которого формируются цифровые сигналы U₁₅ (фиг. 5-3). Напряжения U₁₂ и U₁₅поступают на двухвходовый элемент ИЛИ 16, на выходе которого формируется сигнал U₁₆ (фиг. 5-4): логическая единица напряжения U₁₆ является сигналом "хранения", а логический ноль - "выборка" для УВХ 1.The input (reference) voltage U _y (t) is supplied to the first input of the controlled amplifier 13, the transmission coefficient of which can take a value of +1 or -1 depending on the value of the logical control signal from the output of the in-phase detection device 3: the transmission coefficient is +1 when the phase shift ΔF between the signals U _x (t) and U _y (t) has a value of 1 Δ F ₁ ≅ 90 ^about , and is -1 when the phase shift Δ F has a value: 90 ^about <1 ΔF ₁ ≅ 180 ^about.
Thus, the output of the controlled amplifier 13 always has a voltage U _y (t), the phase shift of which relative to U _x (t) is I Δ F _I ≅ 90 ^о , as shown in FIG. 5-1. This voltage is supplied to the second phase shifter 14, at the output of which a signal U _y '(t) is generated, shifted by 90 ^° relative to U _y (t), as shown in FIG. 5-1. The voltage U _y '(t) is supplied to the input of the third comparator 15, the output of which digital signals U ₁₅ are generated (Fig. 5-3). Voltages U ₁₂ and U ₁₅ are supplied to a two-input element OR 16, at the output of which a signal U ₁₆ is generated (Fig. 5-4): the logical unit of voltage U ₁₆ is a "storage" signal, and a logical zero is a "sample" for UVX 1.

Одновременно сигнал U₁₆ поступает на управляющий вход пикового детектора 2, который в период времени, соответствующий режиму "хранение" для УВХ 1, осуществляет режим "измерение" амплитуды, а в интервале времени "выборка" для УВХ 1, осуществляется "сброс" в пиковом детекторе 2.At the same time, the signal U _{16 is} supplied to the control input of the peak detector 2, which in the period corresponding to the storage mode for the UVX 1 carries out the amplitude measurement mode, and in the sampling interval for the UVX 1, the peak is reset detector 2.

Таким образом на соответствующие входы блока деления 6 в период времени "хранение" поступают напряжения U₂ с выхода пикового детектора 2, равное амплитуде сигнала U_x(t₂), и напряжение U₁ с выхода УВХ 1, равное напряжению U_x(t) в момент времени t₁, когда опорное напряжение U_y(t) достигает своего экстремума (фиг. 5-1,5-7).Thus, the voltage of U ₂ from the output of peak detector 2, equal to the amplitude of the signal U _x (t ₂ ), and voltage U ₁ from the output of UVX 1, equal to voltage U _x (t), are supplied to the corresponding inputs of division 6 during the “storage” time period at time t ₁ , when the reference voltage U _y (t) reaches its extremum (Fig. 5-1.5-7).

Блок деления управляется импульсами напряжения U₁₇, фиг. 5-6, которые формируются на выходе элемента И-НЕ 17, на вход которого поступают сигналы напряжений U₁₆ и U₁₁ (фиг. 5-4 и 5-5). Логический ноль U₁₇ соответствует режиму "измерение" для блока деления 6 и управляемого сумматора 9, а логическая единица U₁₇ является блокирующим (стробирующим) сигналом для выходных каскадов блока деления 6 и управляемого сумматора 9, которое "закрывает" их.The division unit is controlled by voltage pulses U ₁₇ , FIG. 5-6, which are formed at the output of the AND-NOT 17 element, the input of which receives voltage signals U ₁₆ and U ₁₁ (Figs. 5-4 and 5-5). Logical zero U ₁₇ corresponds to the "measurement" mode for the division unit 6 and the controlled adder 9, and the logical unit U ₁₇ is a blocking (gating) signal for the output stages of the division unit 6 and the controlled adder 9, which "closes" them.

Таким образом, на выходе блока деления в интервалы времени "измерение" (сигнал U₍₁₇₎ формируется сигнал U₆, соответствующий модулю отношения напряжений U_x(t₁)/U_x(t₂) (фиг. 5-8).Thus, at the output of the division unit at the “measurement” time intervals (signal U ₍₁₇₎ , a signal U ₆ corresponding to the voltage ratio module U _x (t ₁ ) / U _x (t ₂ ) is generated (Fig. 5-8).

Напряжение U₆ поступает на тригонометрический преобразователь 7, на выходе которого формируется сигнал U₇ (фиг. 5-9) соответствующий значению arccos U₆. Напряжение U₇ поступает на блок 8 управления знака (управляемый усилитель), который имеет коэффициент передачи +1 или -1, и управляется сигналом U₄ с выхода устройства 4 определения знака разности фаз. При положительной разности фаз между U_x(t) и U_y(t) - коэффициент передачи +1, а при отрицательной разности фаз - коэффициент передачи равен минус 1.The voltage U _{6 is} supplied to the trigonometric transducer 7, the output of which is the signal U ₇ (Fig. 5-9) corresponding to the value of arccos U ₆ . The voltage U _{7 is} supplied to the sign control unit 8 (controlled amplifier), which has a transmission coefficient of +1 or -1, and is controlled by the signal U ₄ from the output of the phase difference sign determination device 4. With a positive phase difference between U _x (t) and U _y (t), the transmission coefficient is +1, and with a negative phase difference, the transmission coefficient is minus 1.

Таким образом, на выходе управляемого усилителя 8 имеют напряжение U₈= arccos IU_x(t₁)/U_x(t₂)| при положительной разности фаз и U₈= - arccos IU_x(t₁)/U_x(t₂)| при отрицательной разности фаз. Это напряжение U₈ поступает на первый вход сумматора 21 управляемого сумматора 9, на второй вход которого поступает постоянное опорное напряжение U_оп.Thus, the output of the controlled amplifier 8 has a voltage of U ₈ = arccos IU _x (t ₁ ) / U _x (t ₂ ) | with a positive phase difference and U ₈ = - arccos IU _x (t ₁ ) / U _x (t ₂ ) | with a negative phase difference. This voltage U _{8 is} supplied to the first input of the adder 21 of the controlled adder 9, the second input of which receives a constant reference voltage U _op .

Напряжение U_оп. в зависимости от конструкции блока 7 выбирается такой величины, которое соответствует удвоенному напряжению U₇, т. е. U_оп= 2U₇= 2arccos[Ux(t1)/(U_x(t₂)] при значении отношения U_x(t₁)/U_x(t₂), стремящегося к нулю. Следовательно, U_оп= 2 U₇(cos0), т. е. U_оп равно напряжению, соответствующему значению разности фаз 180^о.Voltage U _op . depending on the design of block 7, a value is selected that corresponds to twice the voltage U ₇ , that is, U _op = 2U ₇ = 2arccos [Ux (t1) / (U _x (t ₂ )] with the ratio U _x (t ₁ ) / U _x (t ₂ ), tending to 0. Therefore, U _op = 2 U ₇ (cos0), that is, U _op is equal to the voltage corresponding to the phase difference of 180 ^about .

Это напряжение U_оп поступает на первый вход аналогового ключа 22, с выхода которого напряжение U₂₂ поступает на второй вход сумматора 21, с выхода которого напряжение U₂₁ поступает на вход управляемого усилителя 23. Напряжение U₂₂ управляется сигналом U₅ с выхода устройства 5 определения синфазности. Напряжение U₅ формируется при сравнении знаков экстремальных значений сигналов U_x(t) и U_y(t) в моменты времени t₂ и t₁ соответственно. Для этого напряжение U_y поступает на УВХ 18, (фиг. 3), на выходе которого получают напряжение U_y(t₁) в течение времени, когда на управляющий вход 2 УВХ 18 поступает управляющий сигнал "хранение" U₁₆ с первого выхода формирователя 3 управляющих импульсов. Напряжение U_y(t₁) поступает на один вход умножителя 19, на другой вход которого поступает напряжение U_x(t₂) с выхода пикового детектора 19.This voltage U _{op is} supplied to the first input of the analog switch 22, the output of which voltage U _{22 is} supplied to the second input of the adder 21, the output of which voltage U _{21 is} supplied to the input of the controlled amplifier 23. The voltage U _{22 is} controlled by the signal U ₅ from the output of the determination device 5 in phase. The voltage U ₅ is formed by comparing the signs of the extreme values of the signals U _x (t) and U _y (t) at times t ₂ and t _1, respectively. To do this, the voltage U _{y is} supplied to the UVX 18, (Fig. 3), the output of which receives the voltage U _y (t ₁ ) during the time when the control signal "storage" U ₁₆ from the first output of the shaper 3 control pulses. The voltage U _y (t ₁ ) is supplied to one input of the multiplier 19, the other input of which receives the voltage U _x (t ₂ ) from the output of the peak detector 19.

Таким образом, на выходе умножителя 19 получают напряжение U₁₉, знак которого определяется соотношением знаков U_x(t₂) и U_y(t₁). Напряжение U₁₉ поступает на компаратор 20 со стробированием по сигналу U₁₆, поступающим с выхода формирователя 3 управляющих импульсов.Thus, the output of multiplier 19 receive voltage U _19, whose sign is determined by the ratio of characters U _x (t ₂₎ and U _y (t _1). The voltage U _{19 is} supplied to the comparator 20 with gating by the signal U ₁₆ coming from the output of the driver 3 of the control pulses.

Таким образом, в интервалах времени "хранение" (сигнал U₁₆) на выходе блока 5 определения синфазности получают напряжение U₅, логическая единица которого соответствует, к примеру, случаю, когда разность фаз Δ F имеет значение 1Δ F₁≅ 90^о, а логический ноль соответствует значению 90^о<1 ΔF₁ ≅180^о. Напряжение U₅ одновременно управляет ключом 22 и управляемым усилителем 23 так, что при логической единице (U₅) ключ 22 закрыт и U₂₂= 0, а коэффициент передачи управляемого усилителя 23 устанавливается равным +1; при логическом нуле (U₅) ключ 22 открывается и U₂₂= U_оп. а коэффициент передачи, равный (-1) минус единице устанавливается в управляемом усилителе 23, на выходной каскад которого поступает управляющий сигнал U₁₇, который либо блокирует управляемый усилитель 23 при U₁₇ - логическая единица, либо "открывает" его при значении U₁₇ - логический ноль, и на выходе устройства в интервалах времени, соответствующих режиму "измерение", получают напряжение, пропорциональное значению сдвига фаз между исследуемыми сигналами U_x(t) и U_y(t).Thus, in the time intervals “storage” (signal U ₁₆ ), the voltage U _{5 is} obtained at the output of the in-phase determination unit ₅ , the logical unit of which corresponds, for example, to the case when the phase difference Δ F is 1ΔF ₁ ≅ 90 ^о , and logical zero corresponds to a value of 90 ^about <1 ΔF ₁ ≅ 180 ^about . The voltage U ₅ simultaneously controls the key 22 and the controlled amplifier 23 so that for a logical unit (U ₅ ) the key 22 is closed and U ₂₂ = 0, and the transfer coefficient of the controlled amplifier 23 is set to +1; at a logical zero (U ₅ ) key 22 is opened and U ₂₂ = U _op. and a transmission coefficient equal to (-1) minus one is set in the controlled amplifier 23, to the output stage of which a control signal U ₁₇ arrives, which either blocks the controlled amplifier 23 at U ₁₇ - a logical unit, or "opens" it at a value of U ₁₇ - logical zero, and at the output of the device in time intervals corresponding to the "measurement" mode, a voltage is obtained proportional to the phase shift between the studied signals U _x (t) and U _y (t).

Таким образом, предлагаемое устройство реализует способ определения сдвига фаз двух синусоидальных сигналов, в соответствии с которым измеряют два мгновенных значения одного из сигналов в моменты времени : t₁, когда опорный сигнал достигает своего экстремума, и в момент времени t₂, когда измеряемый сигнал достигает своего экстремума, а значение сдвига фаз F_о определяют по формуле
F_o= M(n)˙ [g+nII] . где g= arccos[IX(t₁)/X(t₂)I] , при X(t₁)| ≅| X(t₂);
для случая, когда измеряемый сигнал X(t) опережает по фазе опорный сигнал:
g= -arccos [IY(t₁)/Y(t₂)I] , при Y(t₁)| ≅| Y(t₂);
для случая, когда измеряемый сигнал Y(t) отстает по фазе от другого сигнала, причем
n= 0, М(0) = 1 - для синфазный сигналов, IF_o1 ≅π/2.Thus, the proposed device implements a method for determining the phase shift of two sinusoidal signals, in accordance with which two instantaneous values of one of the signals are measured at time instants: t ₁ when the reference signal reaches its extremum, and at time t ₂ when the measured signal reaches of its extremum, and the phase shift value F _о is determined by the formula
F _o = M (n) ˙ [g + nII]. where g = arccos [IX (t ₁ ) / X (t ₂ ) I], for X (t ₁ ) | ≅ | X (t ₂ );
for the case when the measured signal X (t) outpaces the reference signal:
g = -arccos [IY (t ₁ ) / Y (t ₂ ) I], with Y (t ₁ ) | ≅ | Y (t ₂ );
for the case when the measured signal Y (t) lags in phase from another signal, and
n = 0, M (0) = 1 - for common-mode signals, IF _o 1 ≅π / 2.

n = 1, М(1) = - -1 - для противофазных сигналов, π/2<IF_o1 ≅π.n = 1, M (1) = - -1 - for antiphase signals, π / 2 <IF _o 1 ≅π.

Устройство определения сдвига фаз двух синусоидальных сигналов выполнен на стандартных элементах - цифровых микросхемах и операционных усилителях. The device for determining the phase shift of two sinusoidal signals is made on standard elements - digital microcircuits and operational amplifiers.

Достоинством предлагаемого устройства является то, что использование вышеизложенного способа измерения фазовых сдвигов позволяет создать устройство определения сдвига фаз двух синусоидальных сигналов, имеющего высокую точность измерений, не снижающуюся даже при инфранизкочастотных измерениях в условиях изменения динамического диапазона в широких пределах. The advantage of the proposed device is that the use of the above method of measuring phase shifts allows you to create a device for determining the phase shift of two sinusoidal signals, which has high measurement accuracy that does not decrease even with infra-low-frequency measurements under dynamic range changes over a wide range.

Анализ погрешности используемых в устройстве звеньев и блоков показывает, что суммарная погрешность составляет менее 0,1% , что является более высоким показателем по сравнению с погрешностями современных цифровых приборов для измерения фазовых сдвигов. Достоинством предлагаемого устройства является также возможность с его помощью изготавливать малогабаритную, экономичную, но прецизионную измерительную аппаратуру. (56) Кофлин Р. , Дрискол Ф. Операционные усилители и линейные интегральные схемы. М. : Мир, 1979, с. 208-209. An analysis of the error of the links and blocks used in the device shows that the total error is less than 0.1%, which is a higher indicator compared to the errors of modern digital devices for measuring phase shifts. The advantage of the proposed device is also the ability to use it to produce small-sized, economical, but precision measuring equipment. (56) Koflin R., Driskol F. Operational amplifiers and linear integrated circuits. M.: Mir, 1979, p. 208-209.

Авторское свидетельство СССР N 135968, G 01 R 25/00, 1961. USSR author's certificate N 135968, G 01 R 25/00, 1961.

Авторское свидетельство СССР N 458777, G 01 R 25/00, 1975. USSR author's certificate N 458777, G 01 R 25/00, 1975.

Авторское свидетельство СССР N 1503025, G 01 R 25/00, 1989. USSR author's certificate N 1503025, G 01 R 25/00, 1989.

Claims

1. DEVICE FOR DETERMINING PHASE SHIFT OF TWO SINUSOIDAL SIGNALS, comprising a sampling and storage device, the first input of which is connected to one of the device inputs, a division unit, a trigonometric converter, a controlled amplifier, a control pulse shaper, a controlled adder, characterized in that it additionally contains a peak a detector, a device for determining the sign of the phase difference of two sinusoidal signals, a device for determining phase matching, and the first input of the device is also connected to the first inputs a peak detector, a driver pulse generator and a device for determining the sign of the phase difference, the second inputs of the last two are connected to the other input of the device and to the first input of the in-phase detection device, and the first output of the driver of the pulse pulses connected to the second (control) inputs of the in-phase detection device, the sampling device and storage, peak detector, the outputs of the last two are connected respectively to the first and second inputs of the division unit, and the second input of the last connected so the trigonometric converter, the controlled amplifier and the controlled adder are connected in series with the third input of the in-phase detection device, and the second amplifier (control) input of the controlled amplifier is connected to the output of the phase difference sign determination device, and the reference source is connected to the second input of the controlled adder voltage, the output of the in-phase detection device is connected to the third (control) inputs of the driver of the control pulses and the controlled adder, four the second (control) input of which is connected to the second output of the driver of control pulses and the third (control) input of the division unit, and the output of the controlled adder is connected to the output of the device.

2. The device according to claim 1, characterized in that the control pulse shaper comprises a first phase shifter and a comparator, the inputs of which are connected to the first input of the control pulse shaper, a second comparator is connected in series with the first phase shifter, the output of which is connected to the first input of the OR element, and the second the input of the driver of the control pulses is connected to the input of the control amplifier, in series with which the second phase shifter and the third comparator are connected, the output of which is connected to the second input OR, whose output is connected to the first input of the AND - NOT element, the second input of which is connected to the output of the first comparator, the second (control) input of the control amplifier connected to the third input of the driver of the control pulses, the first and second outputs of which are connected respectively to the outputs of the OR elements and AND - NOT.

3. The device according to claim 1, characterized in that the in-phase detection device comprises series-connected sampling and storage devices, a multiplier and a comparator, the first input of the sampling and storage devices being connected to the first input of the in-phase detection device, the second input of which is connected to the second (control ) to the inputs of the sampling and storage device and the comparator, the second input of the multiplier is connected to the third input of the in-phase detection device, the output of which is connected to the output of the comparator.

4. The device according to p. 1, characterized in that the controlled adder contains an adder, an analog key and a controlled amplifier, the input of which is connected to the output of the adder, the first input of the controlled adder connected to the first input of the adder, the second input of which is connected to the output of the analog key, the first input of which is connected to the second input of the controlled adder, the third input of which is connected to the second (control) inputs of the analog switch and the controlled amplifier, the third input of which is connected to the fourth input of the adder whose output is connected to the output amplifier managed.