Программируемый контроллер последовательных шин, содержащий блок приемника и блок передатчика, регистры управления и состояния, делитель частоты передатчика, выход которого связан с входом блока генерации синхроимпульсов передатчика, делитель частоты приемника, выход которого связан с входом блока генерации синхроимпульсов приемника, блок генерации синхроимпульсов передатчика, выход которого связан с входом блока генерации управляющих сигналов передатчика и входом блока передатчика, блок генерации синхроимпульсов приемника, выход которого связан с входом блока генерации управляющих сигналов приемника и входом блока приемника, блок генерации управляющих сигналов передатчика, вход которого связан с выходом блока генерации синхроимпульсов передатчика, а выходы управляющих сигналов связаны с входами управляющих сигналов блока передатчика, блок генерации управляющих сигналов приемника, вход которого связан с выходом блока генерации синхроимпульсов приемника, а выходы управляющих сигналов связаны с входами управляющих сигналов блока приемника, приемный регистр, буфер чтения, буфер записи, внешние выводы устройства: внешний вывод тактового сигнала приемника, связанный с выходом блока генерации тактовых сигналов приемника, внешний вывод тактового сигнала передатчика, связанного с выходом блока генерации тактовых сигналов передатчика, внешний вывод управляющего сигнала приемника, связанный с выходом блока генерации управляющих сигналов приемника, внешний вывод управляющего сигнала передатчика, связанный с выходом блока генерации управляющих сигналов передатчика, внешний вывод последовательных данных приемника, связанный с выходом блока приемника, внешний вывод последовательных данных передатчика, связанный с выходом блока передатчика, отличающийся тем, что между регистром приема и блоком буфера чтения встроен блок логики обмена, вход которого связан с выходом приемного регистра, а выход связан с входом буфера чтения, в состав блоков генерации синхроимпульсов приемника и передатчика дополнительно включены блоки преобразования тактовых сигналов, в состав блоков генерации управляющих сигналов дополнительно включены блоки преобразования управляющих сигналов, в схему устройства дополнительно включен блок управления выводами, подключенный к двунаправленным внешним выводам тактового и управляющего сигналов передатчика, тактового и управляющего сигналов приемника, двунаправленным внешним выводам последовательных данных передатчика и приемника, входу и выходу блока генерации тактовых сигналов приемника, входу и выходу блока генерации тактовых сигналов передатчика, входу и выходу блока генерации управляющих сигналов приемника, входу и выходу блока генерации управляющих сигналов передатчика, выходу последовательных данных блока передатчика, входу последовательных данных блока приемника, дополнительно установлена связь между входом последовательных данных блока приемника и входом блока логики обмена, дополнительно установлена связь между выходом последовательных данных блока передатчика и внешними выводом последовательных данных приемника, дополнительно установлена связь между входом последовательных данных блока приемника с внешними выводом последовательных данных передатчика, дополнительно установлена связь между выходом старшего разряда двухразрядного управляющего сигнала блока передатчика с внешним выводом контрольного сигнала приемника.