Claims (1)
Способ цикловой синхронизации блоков информации для диапазона фиксированных скоростей работы в канале связи, основанный на формировании на передающей стороне кодовой информационной последовательности сигналов, передаваемой в канал связи, в виде суммы по модулю 2 трех последовательностей: последовательности информационных кодовых слов, последовательности, обеспечивающей нумерацию кодовых слов в передаваемом сообщении с переводом кодовых слов в смежный класс, и фазирующей последовательности, при этом на приемной стороне вычисляют синдром исходного кода, синдром последовательности, соответствующей номеру кодового слова, определяют безошибочные слова БЧХ, поступившие из канала связи, дешифрируют фазовый признак (ФПР) - признак приема конца кодового слова БЧХ, в безошибочных словах дешифрируют номер слова БЧХ, по сигналу ФПР в счетчики записывают числа, соответствующие произведениям числа бит в кодовом слове и чисел, определяющих номера слов БЧХ, емкость счетчиков выбирают равную произведению числа кодовых слов в сообщении на число бит в кодовом слове, с каждым тактовым сигналом, частота следования которого равна скорости поступления информации из канала связи, производят увеличение на единицу чисел, записанных в счетчики, анализируют состояние счетчиков, числа в которых записаны в моменты, соответствующие границам кодовых слов, и определяют количество счетчиков, которые к концу приема последнего бита сообщения показали переполнение, формируют сигнал цикловой синхронизации (СЦС) блока информации, если количество счетчиков, показавших переполнение, окажется больше выбранного порога, отличающийся тем, что на приемной стороне параллельно обрабатывают сигналы, поступившие из канала связи N устройствами фазовой коррекции и регистрации (УФКР), при этом обработку в каждом УФКР проводят тактовыми сигналами с частотами, соответствующими градациям рабочих скоростей в канале связи, с каждого УФКР сигналы подают на входы соответствующих им N устройств цикловой синхронизации (УЦС), параллельно всеми N УЦС проводят анализ входной последовательности, сформированной на передающей стороне в виде суммы по модулю 2 трех последовательностей: последовательности информационной, закодированной циклическим кодом (например БЧХ), последовательности, обеспечивающей нумерацию кодовых слов в передаваемом сообщении с переводом кодовых слов в смежный класс, и фазирующей последовательности, при этом в каждом УЦС дешифрируют ФПР, в безошибочных словах дешифрируют номер слова БЧХ, по сигналу ФПР в счетчики записывают числа, соответствующие произведению числа бит в кодовом слове и числа, определяющего номер кодового слова БЧХ, емкость счетчиков выбирают равную произведению числа кодовых слов в сообщении и числа бит в кодовом слове, с каждым тактовым сигналом, частота следования которого равна скорости поступления информации из канала связи, производят увеличение на единицу чисел, записанных в счетчики, анализируют состояние счетчиков, числа в которых записаны в моменты, соответствующие границам кодовых слов, и определяют количество счетчиков, которые к концу приема последнего бита сообщения показали переполнение, формируют СЦС блоков информации, если количество счетчиков, показавших переполнение, окажется больше выбранного порога, определяемого параметрами канала связи, помехоустойчивого кода и требованиями по вероятности синхронизации, к выходу каждого УФКР подключают входы «Данные» соответствующих им оперативно-запоминающих устройств (ОЗУ), все ОЗУ устанавливают в режим «ЗАПИСЬ», а на тактовые входы ОЗУ подают сигналы с частотами, равными градациям соответствующих им рабочих скоростей приема сигналов из канала связи, сигналом СЦС, сформированным в УЦС, в котором частота тактовых сигналов совпала со скоростью передачи сигналов в канале связи, переключают соответствующее ОЗУ в режим «Считывание», при этом к тактовому входу ОЗУ подключают тактовый сигнал с частотой считывания, при считывании из ОЗУ формируют сигнал «Признак информации» с длительностью от начала до конца считывания, при этом сигналом СЦС информационный выход ОЗУ и сформированный сигнал «Признак информации» коммутатором переключают на вход декодера приемника устройства телекодовой связи.The method of cyclic synchronization of information blocks for a range of fixed operating speeds in a communication channel, based on the formation on the transmitting side of a code information sequence of signals transmitted to the communication channel, in the form of a sum modulo 2 of three sequences: a sequence of information code words, a sequence that provides numbering of code words in the transmitted message with the translation of code words into an adjacent class, and a phasing sequence, while on the receiving side, s the core of the source code, the syndrome of the sequence corresponding to the codeword number determines the error-free words of the BCH received from the communication channel, decode the phase sign (FPF) - the sign of receiving the end of the code word BCH, in the error-free words decrypt the word number of the BCH, write down the counters on the signal of the FPR the numbers corresponding to the products of the number of bits in the codeword and the numbers defining the BCH word numbers, the capacity of the counters is chosen equal to the product of the number of code words in the message by the number of bits in the codeword, with each clock cycle m signal, the repetition rate of which is equal to the speed of receipt of information from the communication channel, produce an increase by one unit of numbers recorded in the counters, analyze the state of the counters, the numbers in which are recorded at the moments corresponding to the boundaries of the code words, and determine the number of counters, which at the end of the last message bits showed overflow, form a cyclical synchronization signal (SCS) of the information block if the number of counters that showed overflow is greater than the selected threshold, which differs m, that on the receiving side, the signals received from the communication channel N by the phase correction and registration (UFKR) devices are simultaneously processed, while the processing in each UFKR is carried out by clock signals with frequencies corresponding to gradations of operating speeds in the communication channel, from each UFKR, the signals are fed to the inputs of their respective N cyclic synchronization devices (DSCs), in parallel with all N DSCs, analyze the input sequence generated on the transmitting side in the form of a sum modulo 2 of three sequences: the information sequence encoded by a cyclic code (for example, BCH), the sequence that provides the numbering of code words in the transmitted message with the translation of code words into an adjacent class, and the phasing sequence, in this case, the DPR is decoded in each UCS, the word number of the BCH is decrypted in error words, according to the signal FPR in the counters write the numbers corresponding to the product of the number of bits in the codeword and the number that determines the number of the code word BCH, the capacity of the counters is chosen equal to the product of the number of code words in the message and the number of bits in the codeword, with each clock signal, the repetition rate of which is equal to the speed of receipt of information from the communication channel, increase by one unit of numbers recorded in the counters, analyze the state of the counters, the numbers in which are recorded at the moments corresponding to the boundaries of the code words, and determine the number of counters that by the end of receiving the last bit of the message showed an overflow, form SCS information blocks if the number of counters showing overflow is greater than the selected the threshold determined by the parameters of the communication channel, the error-correcting code, and the requirements for the likelihood of synchronization, the “Data” inputs of the corresponding random-access memory devices (RAM) are connected to the output of each UVCR, all RAMs are set to the “RECORD” mode, and signals are sent to the clock inputs of the RAM with frequencies equal to the gradations of the corresponding working speeds of receiving signals from the communication channel, the SCS signal generated in the CCS, in which the frequency of the clock signals coincided with the transmission speed of the signals in the communication channel, the corresponding RAM is in the “Read” mode, while a clock signal with a read frequency is connected to the clock input of the RAM, when reading from the RAM, a “Sign of Information” signal is generated with a duration from the beginning to the end of reading, while the SCS signal gives the information output of the RAM and the generated signal “Sign of information” by the switch is switched to the input of the decoder of the receiver of the telecode communication device.