Claims (4)
1. N-разрядный аналого-цифровой преобразователь (АЦП), включающий К-разрядные АЦП1 и цифро-аналоговый преобразователь ЦАП1 с общим последовательным резистивным делителем Rdiv1, включенным между положительным Vrefp и отрицательным Vrefm выводами опорного источника с напряжением Vref, схему формирования разностного сигнала входа АЦП и выходного напряжения ЦАП1, N-K+1-разрядный АЦП2 и блок управления с цифровой коррекцией ошибок АЦП1, отличающийся тем, что1. N-bit analog-to-digital converter (ADC), including K-bit ADC1 and digital-to-analog converter DAC1 with a common series resistive divider Rdiv1, connected between the positive Vrefp and negative Vrefm outputs of the reference source with voltage Vref, a differential input signal generating circuit ADC and output voltage DAC1, N-K + 1-bit ADC2 and control unit with digital error correction ADC1, characterized in that
АЦП содержит дополнительный низковольтный источник опорного напряжения VrefLV с напряжением, меньшим напряжения питания АЦП2, схема формирования разностного сигнала выполнена на паре противофазных ключей с двумя входами, подключенными соответственно к входу АЦП и выходу ЦАП1 и общим выходом, подключенным к входу низковольтного АЦП2 последовательного приближения, включающего компаратор напряжения, вход которого выполняет функции выборки и хранения разностного сигнала, и подключен через ключ выборки к источнику напряжения, не превышающего напряжения питания АЦП2 и не меньшего VrefLV, через конденсаторную матрицу С0 к входу АЦП2, а через конденсаторную матрицу С1 к ключам выхода ЦАП2, содержащего второй последовательный резистивный делитель Rdiv2, подключенный между выводом опорного напряжения Vrefm и выходом источника VrefLV, причем источник VrefLV включает буферный усилитель, вход которого подключен к отводу Rdiv1 с напряжением Vrefm+(C0/C1)*Vref/2(K-1), и схему калибровки выходного напряжения буферного усилителя VrefLV.The ADC contains an additional low-voltage reference voltage source VrefLV with a voltage lower than the supply voltage of the ADC2, the differential signal generation circuit is made on a pair of antiphase keys with two inputs connected respectively to the ADC input and the output of DAC1 and the common output connected to the input of the low-voltage ADC2 of sequential approximation, including a voltage comparator, the input of which performs the functions of sampling and storing the difference signal, and is connected via a sampling key to a voltage source not exceeding about the supply voltage of the ADC2 and not less than VrefLV, through the capacitor matrix C0 to the input of the ADC2, and through the capacitor matrix C1 to the output keys of the DAC2, containing the second series resistive divider Rdiv2, connected between the output of the reference voltage Vrefm and the output of the source VrefLV, and the source VrefLV includes a buffer an amplifier whose input is connected to the Rdiv1 branch with a voltage of Vrefm + (C0 / C1) * Vref / 2 (K-1) , and a circuit for calibrating the output voltage of the buffer amplifier VrefLV.
2. N-разрядный АЦП по п.1, отличающийся тем, что низковольтный N-K+1-разрядный АЦП2 последовательного приближения, включает N-K-M+1-разрядный ЦАП2 с последовательным резистивным делителем Rdiv2 и дифференциальный компаратор напряжения, один из входов которого выполняет функции выборки и хранения разности входного сигнала АЦП и выходного напряжения ЦАП1 и подключен через конденсаторную матрицу С0 к входу АЦП2, а через конденсаторную матрицу С1 к ключам выхода ЦАП2, второй вход компаратора через конденсаторные матрицы С2, С3, идентичные матрицам С0, С1, и матрицу ключей, образующих М-разрядный ЦАП3 на переключаемых конденсаторах, подключен к Vrefm и по, крайней мере, одному младшему отводу делителя Rdiv2, оба входа компаратора через ключи выборки также подключены к источнику напряжения с величиной не превышающей напряжения питания АЦП2 и не меньшей VrefLV.2. The N-bit ADC according to claim 1, characterized in that the low-voltage N-K + 1-bit sequential approximation ADC2 includes an NK-M + 1-bit DAC2 with a series resistive divider Rdiv2 and a differential voltage comparator, one of whose inputs performs the functions of sampling and storing the difference between the input signal of the ADC and the output voltage of the DAC1 and is connected through the capacitor matrix C0 to the input of the ADC2, and through the capacitor matrix C1 to the output keys of the DAC2, the second input of the comparator through the capacitor matrices C2, C3, identical to the matrices C0, C1, and the matrix of keys that form the M-bit DAC3 on switched capacitors is connected to Vrefm and at least one junior tap of the Rdiv2 divider, both comparator inputs are also connected via sample keys to a voltage source with a value not exceeding the ADC2 supply voltage and not less than VrefLV.
3. N-разрядный АЦП по п.1, отличающийся тем, что схема калибровки выходного напряжения усилителя VrefLV включает ЦАП, корректирующий смещение нуля буферного усилителя, и коммутатор, по крайней мере, одного из отводов Rdiv1 с напряжением равным или большим Vrefm+Vref/2(K-1) к входу АЦП, по крайней мере, одного из отводов Rdiv1 с напряжением на Vref/2(K-1) меньшим к выходу ЦАП1, а выхода источника VrefLV к выходу ЦАП2.3. The N-bit ADC according to claim 1, characterized in that the calibration circuit of the output voltage of the VrefLV amplifier includes a DAC that corrects the zero offset of the buffer amplifier, and a switch for at least one of the Rdiv1 taps with a voltage equal to or greater than Vrefm + Vref / 2 (K-1) to the ADC input of at least one of the Rdiv1 taps with a voltage at Vref / 2 (K-1) lower to the output of DAC1, and the output of VrefLV to the output of DAC2.
4. Способ калибровки АЦП по п.3, отличающийся тем, что при калибровке напряжения низковольтного опорного источника VrefLV к выходу ЦАП2 постоянно подключают выход источника VrefLV, ко входу АЦП поочередно подключают все отводы Rdiv1 с напряжением равным или большим Vrefm+Vref/2(K-1), при этом к выходу ЦАП1 поочередно подключают отводы Rdiv1 с напряжением на Vref/2(K-1) меньшим напряжения на входе АЦП, после каждого подключения ключевые схемы формируют на входе АЦП2 разность напряжений близкую к Vref/2(K-1), компаратор АЦП2 сравнивает ее с напряжением опорного источника VrefLV, а схема калибровки выходного напряжения усилителя анализирует состояние выхода компаратора АЦП2 и методом последовательного приближения подстраивает напряжение смещения буферного усилителя корректирующим ЦАП и, тем самым, подстраивает выходное напряжение низковольтного опорного источника VrefLV к величине разностного напряжения на входе АЦП2 в соответствующем сегменте Rdiv1 с учетом ошибки емкостного делителя С0/С1 и компаратора АЦП2, цифровые коды корректирующего ЦАП запоминают и используют для корректировки величины напряжения VrefLV при работе ЦАП1 в соответствующих сегментах Rdiv1.4. The ADC calibration method according to claim 3, characterized in that when calibrating the voltage of the low-voltage reference source VrefLV, the output of the VrefLV source is constantly connected to the output of the DAC2, all Rdiv1 taps with a voltage equal to or greater Vrefm + Vref / 2 (K -1) , in this case, Rdiv1 taps with a voltage at Vref / 2 (K-1) less than the voltage at the ADC input are alternately connected to the DAC1 output, after each connection, the key circuits form a voltage difference at the ADC2 input close to Vref / 2 (K-1 ), ADC2 comparator compares it to reference voltage sources and VrefLV, and the amplifier output voltage calibration circuit analyzes the output state of the ADC2 comparator and, by sequential approximation, adjusts the bias voltage of the buffer amplifier with a correcting DAC and, thus, adjusts the output voltage of the low-voltage reference source VrefLV to the value of the differential voltage at the ADC2 input in the corresponding segment Rdiv1 taking into account errors of the capacitive divider C0 / C1 and the ADC2 comparator, the digital codes of the correcting DAC are stored and used to adjust the voltage V refLV when DAC1 operates in the corresponding Rdiv1 segments.