Claims (1)
Микропроцессорное устройство автоматической частотной разгрузки содержащее блок сравнения, блок запрета, два регистра памяти, микропроцессор и блок ввода-вывода, причем выходы первого регистра соединены со входами второго регистра, выход блока сравнения соединен со вторым входом микропроцессора, выход которого соединен со входом блока запрета, группа входов-выходов микропроцессора соединена с группой входов первого регистра и группой выходов второго регистра, вторая группа входов которого соединена с первой группой выходов микропроцессора, первая группа выходов блока ввода-вывода соединена с группой входов микропроцессора, вторая группа выходов блока ввода-вывода является группой релейных выходов устройства, группа входов которого является первой группой входов блока ввода-вывода, отличающееся тем, что в него введены счетчик и таймер, причем вход счетчика соединен с выходом из группы входов-выходов микропроцессора, вторая группа выходов которого соединена со второй группой входов блока ввода-вывода, группа входов-выходов которого соединена с группой входов-выходов микропроцессора и с группой выходов таймера, первый вход которого соединен с выходом счетчика, второй вход таймера соединен с выходом блока сравнения, первый и второй входы которого являются входами устройства, первый вход микропроцессора соединен с выходом таймера, третий вход которого соединен с выходом блока ввода-вывода, третья группа входов которого соединена с третьей группой выходов микропроцессора, первая и вторая группа входов таймера соединены, соответственно, с группой выходов первого регистра и с первой группой выходов микропроцессора.A microprocessor device for automatic frequency unloading comprising a comparison unit, a prohibition unit, two memory registers, a microprocessor and an input-output unit, the outputs of the first register being connected to the inputs of the second register, the output of the comparing unit connected to the second input of the microprocessor, the output of which is connected to the input of the prohibition unit, a group of microprocessor inputs and outputs is connected to a group of inputs of the first register and a group of outputs of a second register, a second group of inputs of which is connected to a first group of outputs of a microprocessor processor, the first group of outputs of the input-output unit is connected to the group of inputs of the microprocessor, the second group of outputs of the input-output unit is a group of relay outputs of the device, the group of inputs of which is the first group of inputs of the input-output unit, characterized in that a counter and a timer are introduced into it moreover, the counter input is connected to the output of the microprocessor group of inputs / outputs, the second group of outputs of which is connected to the second group of inputs of the input-output unit, the group of inputs and outputs of which are connected to the group of inputs and outputs s of the microprocessor and with a group of timer outputs, the first input of which is connected to the counter output, the second timer input is connected to the output of the comparison unit, the first and second inputs of which are device inputs, the first microprocessor input is connected to the timer output, the third input of which is connected to the output of the input unit - outputs, the third group of inputs of which are connected to the third group of outputs of the microprocessor, the first and second groups of inputs of the timer are connected, respectively, to the group of outputs of the first register and to the first group of outputs m process processor.